(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2002 年6 月6 日 (06.06.2002)

PCT

(10) 国際公開番号 WO 02/45139 A1

(51) 国際特許分類7: H01L 21/02, 21/66, 27/04, G01R 31/28

(21) 国際出願番号:

PCT/JP01/07727

(22) 国際出願日:

2001年9月6日(06.09.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

PCT/JP00/08500 2000年12月1日(01.12.2000) JP

(71) 出願人 (米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD) [JP/JP]; 〒101-8010 東京 都千代田区神田駿河台四丁目6番地 Tokyo (JP). 株式会 社 日立超エル・エス・アイ・システムズ (HITACHI ULSI SYSTEMS CO., LTD.) [JP/JP]; 〒187-8522 東京 都小平市上水本町5丁目22番1号 Tokyo (JP).

- (72) 発明者; および
- (75) 発明者/出願人 *(*米国についてのみ): 村中雅也 (MU-RANAKA, Masaya) [JP/JP]; 〒187-8522 東京都小平市 上水本町5丁目22番1号 株式会社 日立超エル・エス・ アイ・システムズ内 Tokyo (JP).
- (74) 代理人: 弁理士 徳若光政(TOKUWAKA, Kousei); 〒181-0001 東京都三鷹市井の頭5丁目16番8号 Tokyo (JP).
- (81) 指定国 (国内): CN, JP, KR, SG, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).


添付公開書類:

— 国際調査報告書

[続葉有]

(54) Title: METHOD FOR IDENTIFYING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND SEMICONDUCTOR CHIP

(54) 発明の名称: 半導体集積回路装置の識別方法、半導体集積回路装置の製造方法、半導体集積回路装置及び半導体チップ



(57) Abstract: In the manufacturing process of a semiconductor integrated circuit device, a plurality of identification elements having the same arrangement are formed and the relation of magnitude in a physical quantity corresponding to variation in the process of the plurality of identification elements is employed as identification information specific to the semiconductor integrated circuit device.

(57) 要約:

WO 02/45139 A1

半導体集積回路装置の製造工程の過程で同一の形態からなる複数の識別要素を形成し、上記複数の識別要素のプロセスバラツキに対応した物理量の相互の大小関係に基づいてかかる半導体集積回路装置の固有の識別情報として用いる。

Consider the Conference of the Market All States

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

半導体集積回路装置の識別方法、半導体集積回路装置の製造方法、半導体集積回路装置及び半導体チップ

05

15

技術分野

この発明は、半導体集積回路装置の識別方法、半導体集積回路装置の 製造方法、半導体集積回路装置及び半導体チップに関し、主として半導 体集積回路装置又は半導体チップに固有の識別情報を割り当て、個々の 半導体集積回路装置又は半導体チップの識別を行う技術に関するもので ある。

背景技術

半導体集積回路装置は、それに固有の識別情報が付与されていれば、 その識別情報に基づいて種々の望むべき利用行為が可能となる。半導体 集積回路装置に、その一個一個のようなレベルで固有の識別情報を設定 しておくことができるならば、その固有の識別情報の利用の元で、本発 明者が明らかにした後で説明するような新しい、製造方法や製品管理技 術を提供することができる。

20 半導体集積回路装置の実使用段階のような段階で不具合が発生したような場合、その半導体集積回路装置から固有の識別情報を得ることができるならば、その不具合をもたらした要因の追求を容易にする。例えば、半導体メーカにとって、半導体集積回路装置の固有の識別情報に基づいて、その製造時期、製造ライン、製造ロット、検査来歴、設計情報、等々の情報を把握できる。それによって、不具合の発生要因の追求が容

易になり、その対策も容易になる。

半導体集積回路装置を構成するパッケージに付されるインク印刷法やレーザ刻印法によるようなマーキングは、一種の識別情報とみなされ得る。その種のマーキングは、半導体集積回路装置の製品型名が主体となっているが、その製品型名と共に、年、週などの製造時期のコード表示が含まれることも有る。しかしながら、その種のマーキング表示では、それによって表示可能な情報量の少なさに応じて、工業製品として多量に製造されたり長期間に渡って製造されたりする半導体集積回路装置の一個一個のようなレベルでの固有の識別情報を設定することは困難である。

05

20

25

10 半導体集積回路装置を構成する半導体チップに対して、ヒューズ素子のようなプログラム可能な素子を設定し、そのプログラム可能な素子に固有の識別情報を与えることを想定することは可能である。しかしその種の想定し得る技術は、元々の半導体集積回路装置がプログラム素子を要しないものであったなら、そのプログラム可能な素子のために新たな製造工程を要してしまい、半導体集積回路装置の製造プロセスの複雑化や、価格の上昇を引き起こしてしまう難点を持つ。半導体集積回路装置が、元々、プログラム可能な素子を持っているなら、新たな製造プロセスの複雑化は無い。その場合であっても、プログラム可能な素子に対して固有の認識情報を書き込むための製造工程の追加や変更が必要となる

シリコン・シグネチャーと称されるような既知の技術では、製品型名 や固有情報を電気的に読み出しできるような形態を持って半導体集積回 路装置に書き込むようにされる。しかしながら、その種の技術では、上 記と同様にその情報を書き込むための製造工程の追加や変更が必要にな る。

本発明者は、本発明を成した後の調査によって、後で説明する本発明

に関連するとされるものとして、特開平6-196435号公報、特開平10-055939号公報、特開平11-214274号公報、特開平7-335509号公報、特開平7-050233号公報記載の発明が存在するとの報告を受けた。それら公報に記載の発明は、いずれも、各チップに固有の識別情報を書き込むために、格別な製造工程を要するものと認められる。しかし、それら公報には、後で説明する本発明のように格別の製造工程の追加や変更を必要としないでも済む半導体集積回路装置の識別方法に関する記載は認められない。

したがって、この発明の一つの目的は、簡単な構成で個々の半導体集積回路装置又は半導体チップの識別を可能にした半導体集積回路装置又は半導体チップとその識別方法を提供することにある。この発明の他の目的は、高い信頼性のもとに個々の半導体集積回路装置又は半導体チップの識別を可能にした半導体集積回路装置を提供することにある。この発明の他の目的は、合理的な半導体集積回路装置の製造方法を提供することにある。この発明の他の目的は、合理的な半導体集積回路装置の製造方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

発明の開示

本願において開示される発明のうち代表的なものの概要を簡単に説明 すれば、下記の通りである。すなわち、半導体集積回路装置の製造工程 の過程で同一の形態からなる複数の識別要素を形成し、上記複数の識別 要素のプロセスバラツキに対応した物理量の相互の大小関係に基づいて かかる半導体集積回路装置又は半導体チップの固有の識別情報として用 いる。

25

20

05

10

15

図面の簡単な説明

第1図は、この発明に係る識別番号発生回路の一実施例を示す基本的 回路図であり、

第2図は、この発明に係る識別番号発生回路の他の一実施例を示す基本的回路図であり、

05 第3図は、この発明に係る識別番号発生回路の他の一実施例を示す基本的回路図であり、

第4図は、前記第3図の識別番号発生回路の動作の説明図であり、 第5図は、この発明に係る識別番号発生回路の他の一実施例を示す基本的回路図であり、

10 第6図は、前記第5図の実施例回路を説明するための等価回路図であり、

第7図は、前記第5図の実施例に対応した具体的一実施例を示す回路 図であり、

第8図は、前記第7図の実施例回路の動作を説明するためのタイミン 15 グチャート図であり、

第9図は、前記第7図の実施例回路の動作の説明図であり、

第10図は この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の一実施例を示す変形例であり、

20 第11図は、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例を示す変形例であり、

第12図は、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例を示す変形例であり、

第13図は、この発明に係る識別番号発生回路の核になるCMOSイ

25

ンバータ回路とスイッチMOSFETからなる単位回路の他の一実施例を示す変形例であり、

第14図は、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例を示す変形例であり、

第15図は、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例を示す変形例であり、

第16図は、この発明に係る識別番号発生回路に用いられるCMOS 10 インバータ回路の一実施例を示す回路図であり、

05

第17図は、この発明に係る識別番号発生回路の他の一実施例を示す 回路図であり、

第18図は、前記第17図に示した実施例回路の動作を説明するため の波形図であり、

15 第19図は、この発明に係る識別番号発生回路の他の一実施例を示す ブロック図であり、

第20図は、この発明に係る識別番号発生回路の他の一実施例を示す 回路図であり、

第21図は、この発明に係る半導体集積回路装置の一実施例を示す概 20 略ブロック図であり、

第22図は、この発明に係る半導体集積回路装置の一実施例を示す素 子レイアウト図であり、

第23図は、前記第22図に対応した等価回路図であり、

第24図は、この発明をダイナミック型RAMに適用した場合の一実 25 施例を示すブロック図であり、

第25図は、この発明に係る識別番号発生回路を用いた半導体集積回

路装置の一実施例を示す概略構成図であり、

第26図は、この発明に係る識別番号の識別アルゴリズムを説明する 説明図であり、

第27図は、この発明に係る識別番号の識別アルゴリズムを説明する 05 説明図であり、

第28図は、この発明に係る半導体集積回路装置の識別システムにおける昭合アルゴリズムの登録方法の一実施例を示す構成図であり、

第29図は、この発明に係る半導体集積回路装置の識別システムにおける照合アルゴリズムの照合方法の一実施例を示す構成図であり、

10 第30図は、前記第29図の比較方法の一例を示す説明図であり、

第31図は、CMOSインバータ回路の論理しきい値の順位を用いた場合の比較方法の一例を示す説明図であり、

第32図は、CMOSインバータ回路の論理しきい値の順位を用いた 場合の比較方法の一例を示す説明図であり、

15 第33図は、この発明が適用される半導体集積回路装置の一実施例を 示す構成図であり、

第34図は、この発明が適用されるマルチチップモジュールの一実施 例を示すブロック図であり、

第35図は、前記図34のプログラム専用チップの一実施例を示すブ 20 ロック図であり、

第36図は、本願に係る識別番号発生回路を搭載した半導体集積回路 装置の一実施例の製造工程を説明するための構成図であり、

第37図は、本願に係る識別番号発生回路を搭載した半導体集積回路 装置を回路実装ボードに組み立てる場合の一実施例の製造工程を説明す るための構成図であり、

第38図は、本願に係る識別番号発生回路を搭載した半導体集積回路

25

装置の他の一実施例の製造工程を説明するための構成図であり、

第39図は、この発明に係る識別番号発生回路が設けられる特定用途向けLSIの一例を示すブロック図であり、

第40図は、この発明に係るCMOSインバータの論理しきい値のバ 05 ラツキを乱数発生器に応用した実施例を示す回路図であり、

第41図は、企業間の電子部品調達市場における不正行為や様々なトラブルを軽減することを目的とした、本願発明に係るチップ識別番号発生回路の利用例を説明するための構成図であり、

第42図は、この発明に係る半導体集積回路装置の他の一実施例を示 10 す模試的平面図であり、

第43図は、この発明に係る識別番号発生回路の他の一実施例を示す 基本的回路図であり、

第44図は、この発明に係る識別番号発生回路の他の一実施例を示す 回路図であり、

15 第 4 5 図は、この発明に係る識別番号発生回路の一実施例を示す具体 的回路図であり、

第46図は、この発明に係る識別番号発生回路の更に他の一実施例を 示す具体的回路図であり、

第47図は、前記第46図の実施例回路の動作を説明するためのタイミング図であり、

20

第48図は、前記図46の実施例に用いられる単位回路の他の一実施 例を示す回路図であり、

第49図は、この発明に係る識別番号発生回路の更に他の一実施例を 示す回路図であり、

25 第50図は、この発明に係る識別番号発生回路の更に他の一実施例を 示す回路図であり、

第51図は、この発明が適用される半導体集積回路装置又は半導体チップの一実施例を示す回路レイアウト図であり、

第52図は、上記I/Oセルの標準的な一実施例を示すブロック図であり、

95 第53図は、この発明に係る半導体集積回路装置又は半導体チップに 設けられるI/Oセルの一実施例を示す回路レイアウト図であり、

第54図は、この発明に係る半導体集積回路装置又は半導体チップに 設けられる出力バッファ回路の一実施例を示す回路図であり、

第55図は、この発明に係る半導体集積回路装置又は半導体チップに 10 設けられる出力バッファ回路の他の一実施例を示す回路図であり、

第56図は、この発明に係る半導体集積回路装置の一実施例を示す概略構成図であり、

第57図は、この発明に係る半導体集積回路装置の基本的なJTAG セルの一実施例を示すブロック図であり、

15 第58図は、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の一実施例を説明するための構成図であり、

20

第59図は、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の他の一実施例を説明するための構成図であり、

第60図は、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の他の一実施例を説明するための構成図であり、

第61図は、この発明に係る半導体集積回路装置のバウンダリスキャ 25 ンレジスタのシフト動作を利用した識別番号のシリアル出力動作の他の 一実施例を説明するための構成図であり、

第62図は、この発明に係る識別番号発生回路の更に他の一実施例を 示す回路図であり、

- 第63図は、この発明に係る識別番号の説明図であり、
- 第64図は、この発明に係る識別番号の説明図であり、
- 05 第65図は、この発明に係る識別番号発生回路で生成された識別番号 の高速識別番号照合(検索)アルゴリズムの一実施例を説明するための フローチャート図であり、
 - 第66図は、第65図の実施例に対応した構成図であり、
- 第67図は、この発明に係る識別番号発生回路を組み込んだ半導体チ 10 ップの回路設計方法の一実施例を示すフローチャート図であり、
 - 第68図は、この発明に係る識別番号発生回路を内蔵したLSI設計 方法の一実施例を示すフローチャート図であり、
 - 第69図は、この発明に係る識別番号発生回路内蔵の半導体チップを 用いた半導体集積回路装置の製造方法の一実施例のフローチャート図が 示されている。

15

- 第70図は、この発明に係る識別番号発生回路を搭載した半導体チップを用いた半導体集積回路装置の組み立て工程の一実施例を示すフローチャート図であり、
- 第71図は、この発明に係る識別番号発生回路のビット数を減少させ 20 る方法の一実施例を示す構成図であり、
 - 第72図は、この発明に係る識別番号発生回路のビット数を減少させる方法の一実施例を示す構成図であり、
 - 第73図は、この発明に係る半導体集積回路装置に搭載された識別番号発生回路を利用した検査方法を説明するための構成図であり、
- 25 第74図は、この発明に係る半導体集積回路装置に搭載された識別番 号発生回路を利用した検査方法を説明するための構成図であり、

第75図は、この発明に係る半導体集積回路装置に搭載された識別番号発生回路を利用し各検査工程で半導体チップ毎の特性データの相関を管理する方法を説明するための構成図であり、

第76図は、この発明に係る半導体集積回路装置に搭載された識別番 05 号発生回路を利用し前工程でウェハを自動で管理する方法を説明するた めの構成図であり、

第77図は、この発明に係る半導体集積回路装置に搭載された識別番号発生回路の識別番号の格納・検索方法を説明するための構成図であり

10 第78図は、この発明に係る半導体集積回路装置に搭載された識別番号発生回路の識別番号の格納・検索方法の他の例を説明するための構成 図であり、

第79図は、この発明に係る識別番号発生回路を利用した半導体集積 回路装置の救済方法の一実施例を示す構成図であり、

15 第80図は、この発明に係る識別番号発生回路を搭載した半導体集積 回路装置の一実施例を示すレイアウト図であり、

第81図は、第80図のレイアウト図の部分拡大レイアウト図であり

第82図は、この発明に係る識別番号発生回路を搭載した半導体集積 20 回路装置の他の一実施例を示すレイアウト図であり、

第83図は、第81図のレイアウトに対応する回路図であり、

第84図は、この発明に係る識別番号発生回路を搭載した半導体集積 回路装置の更に他の一実施例を示す構成図であり、

第85図は、第84図の実施例を構成する半導体集積回路装置の部分 25 平面パターン図であり、

第86図は、第84図の実施例を構成する半導体集積回路装置の他の

部分平面パターン図であり、

第87図は、この発明に係る識別番号発生回路を搭載した半導体集積 回路装置の一実施例を示す回路図である。

05 発明を実施するための最良の形態

10

15

20

この発明をより詳細に説述するために、添付の図面に従ってこれを説明する。

第1図には、この発明に係る識別番号発生回路の一実施例の基本的回路図が示されている。CMOSインバータ回路INV1~~INV4は、半導体集積回路装置の設計及び製造の上では、現実的に制御可能な範囲内において、互いに同じ特性を持つように構成される。複数のインバータを互いに同じ特性にするための本発明に好適な具体的構成は、後の第22図とそれに対する説明との参照によって、より良く理解されるであろう。そこで、互いに同じ特性を得る技術については、以下では、概略的に説明する。

CMOSインバータ回路において、その特性は、概略的には、それを構成するPチャンネル型MOSFETとNチャンネル型MOSFETとの相対的なコンダクタンスによって決まると理解されているであろう。その観点ではチャンネル幅Wとチャンネル長Lとの比W/Lは同じであるがサイズが異なるMOSFETによっても同じ特性のCMOSインバータを構成できると理解され得る。しかしながら、半導体集積回路装置の製造バラツキによる電気特性への影響は、異なったサイズの素子に対しては異なったものとなる。

実施例では、かかる複数のCMOSインバータINV1~INV4の 25 それぞれは、好適には、それぞれを構成する素子の相互、すなわちPチャンネル型MOSFETの相互、及びNチャンネル型MOSFETの相

互が互いに同じ構造、同じサイズを持って構成される。言うまでもなくそれら素子は、同じ素子は同じプロセスの元で一括製造されると言う半導体集積回路装置の特徴に従って製造される。これによって複数のCMOSインバータINV1~INV4は、半導体集積回路装置の製造上の加工寸法のバラツキ、各種層の厚さバラツキ、不純物濃度バラツキ等々の製造バラツキによる影響を均等に受けるようにされる。

05

10

第1図のように入出力が短絡させられたCMOSインバータ回路の出力電圧は、論理しきい値電圧に到達する。全てのCMOSインバータ回路が、完全に同じ電気的特性を持っていれば、4つのインバータ回路INV1~INV4の短絡ノードの電位は等しくなる。しかし、これは理想的な状態であり実際の半導体素子においては、僅かな特性の違いが存在するため、各インバータ回路INV1~INV4の入出力短絡ノード電位すなわち論理しきい値電圧に差が生じる。

CMOSインバータ回路の論理しきい値のバラツキの要因としては、 MOSトランジスタ特性のバラツキが支配的であると捉えてよい。そして、MOSトランジスタ特性のバラツキの原因としては、MOSトランジスタのゲート幅や、ゲート絶縁膜膜厚、導電決定不純物濃度とその分布などを挙げることができる。これらのバラツキはマクロ的な部分とミクロ的とに分けることができる。マクロ的な部分としては、同一ロット 内の複数のウエハ間のゲート幅バラツキなどである。

本願発明においては、主としてミクロ的な部分のバラツキを利用する ものであり、比較的に近接した位置に配置された素子問におけるバラツ キを用いる。このようなミクロ的なバラツキは、比較的に近接した素子 間にランダムに発生するものとして観測されるからである。

25 すなわち、第1図のインバータ回路 I N V 1 ~ I N V 4 の論理しきい 値のバラツキもランダムであると考えられる。この論理しきい値のバラ

ツキが、本願の解決しようとする課題である「半導体素子の持つ特徴的な特性のバラツキを固有の識別情報として抽出する」という解決手段の基となっている。CMOSインバータ回路を用いた場合には、論理しきい値に生じるバラツキがNチャンネル型MOSトランジスタの持つバラツキにPチャンネル型MOSトランジスタの持つバラツキが加えれたものと見做すことができ、バラツキ範囲が広くなり識別番号ないし識別情報の発生を効果的に行うようにすることができる。

05

10

第1図に示した実施例では、4つのインバータ回路INV1~INV 4の論理しきい値の大きさの順位を判定する。つまり、各CMOSインバータ回路INV1~INV4の短絡された入出力ノードの電圧(論理しきい値に相当する)をスイッチにより選択して順次にアナログ/デジタルコンバータADCに入力して、量子化された測定値(デジタル信号)をレジスタに格納し、図示しないデジタルコンパレータ等により大きさを比較するものである。

15 つまり、上記レジスタに格納された4つのCMOSインバータ回路INV1~INV4のデジタル化された論理しきい値は、その大小がコンパレータ等により比較されて大きい順又は逆に小さい順に並べられる。 識別番号発生回路が形成された半導体集積回路装置にCPU等のプロサッサが搭載されていれば、それを用いてソフトウェアより大小比較を行うようにすることもできる。

例えば、CMOSインバータ回路 INV1~INV4 に割り当てられた数字 1 ないし 4 に対応してデジタル値が格納され、その大小比較によって、例えば 1-3-2-4 のように順位が決定され、かかる順位 1-3-2-4 に基づいて識別情報が生成される。

25 第2図には、この発明に係る識別番号発生回路の他の一実施例の基本 的回路図が示されている。この実施例では、アナログコンパレータCO

MPが用いられる。この実施例では、前記スイッチにより1個ずつのC MOSインバータ回路INV1~INV4の論理しきい値に対応した電圧を順次に供給し、それをコンパレータCOMPの参照電位で比較する。この参照電圧を階段状に変化させ、コンパレータの比較結果がロウレベルからハイレベルに変化したときの検出レベルをレジスタに格納して前記CMOSインバータ回路INV1~INV4の論理しきい値の大きさを比較する方式である。つまり、参照電圧が最も低い電圧でコンパレータの出力信号がロウレベルからハイレベルに変化したものが、最も論理しきい値が小さいと見做される。

05

10

15

20

25

前記第1図や第2図に示された識別番号発生回路では、高分解能のアナログ/デジタルコンバータADCや、コンパレータCOMP、階段状電圧発生器等の回路、すなわちデジタル回路、論理回路には無い回路が必要になるものである。

第3図には、この発明に係る識別番号発生回路の他の一実施例の基本的回路図が示されている。この実施例では、実質的にデジタル回路ないしは論理回路を構成する一種のセルを利用するような形態での実施も容易化できるよう考慮されている。この実施例では、4つのCMOSインバータ回路INV1~INV4の論理しきい値を2個づつ組み合わせてコンパレータCOMPにより比較する。これらのCMOSインバータ回路INV1~INV4の論理しきい値の比較は、総当り戦(リーグ戦)形式とされる。

第4図は、上記第3図の識別番号発生回路の動作の説明図であり、前記総当り比較結果の一例が示されている。第4図(A)及び(B)では、スイッチY1~Y4とスイッチX1~X4をそれぞれ1個ずつオン状態にしたいわば対戦表であり、コンパレータCOMPの非反転入力端子(+)に接続されたスイッチ(Y)で選択されるCMOSインバータ回

路の短絡ノード電位(すなわち論理しきい値電圧)から、コンパレータ COMPの反転入力端子(一)に接続されたスイッチ(X)で選択されるCMOSインバータ回路の短絡ノード電位を引いた結果がプラス(ハイレベル)であれば、図中に"+"記号を、マイナス(ロウレベル)であれば"ー"記号を記入した。"*"は自己対戦(no match)であるから、無効である。

05

10

15

20

第4図 (A) を見ると、Y1は"+"が3個、すなわち全勝である。 次いで、Y2が2個、Y3が1個、Y4は0個 (全敗)である。すなわち、CMOSインバータ回路の論理しきい値(VLT)の大きさの順番は"+"数で判定できるからVLT1(INV1の論理しきい値)-VLT2-VLT3-VLT4の順位とされる。

第4図(B)に別の例を示す。ここでは、各CMOSインバータ回路の論理しきい値には明確な差が存在していることを前提としている。つまり、実際のゲームなどでは引き分けや勝数が同じであったりすることがある。引き分けを(=)で示している。このような引き分け(=)があると、Y1とY2が同順位となり、Y3とY4も同順位なってしまい、前記のような順位が付かなくなる。また、この実施例では、16回の比較(ゲーム)を行っているが、nチームによる総当り戦の最少ゲーム数は、n(n-1)/2回で十分であるから実際は6回でもよい。

上記第3図の実施例では、1個のコンパレータと2個の選択回路で構成されており、前記第1図や第2図の実施例に比べて比較的簡便な構成となるが、コンパレータCOMPというアナログ回路を使用するため、ゲートアレイや、ロジックASICのような半導体集積回路装置に形成するときには困難な場合がある。

25 第 5 図には、この発明に係る識別番号発生回路の他の一実施例の基本 的回路図が示されている。この実施例では、前記第 1 図ないし第 3 図の

実施例のようにアナログ回路を一切用いず、CMOSロジック回路とMOSFETスイッチだけで構成する基本回路を表わしたものである。

同図のCMOSインバー夕回路INV1~1NV4は、全て同じサイズである。個々のCMOSインバー夕回路INV1~INV4には、それぞれ4つのスイッチが設けられている。スイッチA(A1~A4)とB(B1~B4)は連動して同時に開閉する。また、スイッチC(C1~C4)とD(D1~D4)も連動して開閉する。

05

10

15

20

25

第6図には、第5図の実施例回路を説明するためのスイッチの開閉状態に対応する等価回路が示されている。第5図において、スイッチA1とB1、C2、D2が閉じて(オン状態)いる。スイッチB1により、CMOSインバータ回路INV1の入出力が短絡され、スイッチA1により短絡ノード電圧が共通ノードPに供給される。さらにスイッチC2により共通ノードPの電位がCMOSインバータ回路INV2の入力に印加され、スイッチD2によりCMOSインバータ回路INV2の出力が共通ノードPPに供給される。なお、増幅回路AMP1とAMP2は、INV1~INV4と合同な形状のCMOSインバータ回路で構成される。

第6図の等価回路において、CMOSインバータ回路INV1の入力と出力がオンスイッチB1により短絡させられており、共通ノードPの電位は、オンスイッチA1によりCMOSインバータ回路INV1の論理しきい値となる。CMOSインバータ回路INV2の入力は、オンスイッチC2により共通ノードPが接続されている。CMOSインバータ回路INV1と1NV2が、完全に同じ電気的特性を持つているなら、CMOSインバータ回路INV2の出力が接続される共通ノードPの電位は、上記共通ノードPのそれと等じになる。同様に増幅回路AMP1とAMP2の出力ノード電位も等しくなる。すなわち、4つのインバ

ータの入出力は全てCMOSインバータ回路INV1の論理しきい値電 圧に等しくなる。しかし、これは理想的な状態であり実際の半導体素子 においては、僅かな特性の違いが存在するため、各ノードの電位に差が 生じてくる。

05 例えば、CMOSインバータ回路INV1の論理しきい値VLT1と CMOSインバータ回路INV2の論理しきい値VLT2の関係が、

VLT1<VLT2の時、共通ノードPPの電位>共通ノードPの電位>共通ノードPの電位となる。逆に、VLT1>VLT2の時、共通ノードPPの電位<共通ノードPの電位となる。

10 CMOSインバータ回路は、高利得の反転増幅器でもあり、その利得は動作点で変化し、入力電位がCMOSインバータ回路の論理しきい値付近である状態が最大の利得が得られる。一般に、CMOSインバータ回路の論理しきい値付近の反転利得は、数十倍から百倍である。

15

20

25

よって、第6図のCMOSインバータ回路INV1とINV2の論理しきい値の差は、後段のCMOSインバータ回路INV2によって増幅される。つまり、前段のCMOSインバータ回路で発生された論理しきい値電圧は、後段のCMOSインバータ回路による自身の論理しきい値電圧を参照電圧として大小比較と増幅動作が行われる。

さらに、増幅回路AMP2、AMP3によっても増幅され、CMOSインバータ回路INV1と1NV2の論理しきい値の差は、CMOSインバータ回路INV2と増幅回路AMP1、AMP2により数万倍に増幅される。最終的にノードQでは、CMOS電源電圧振幅信号を得ることができる。すなわち、2つのCMOSインバータ回路INV1とINV2の論理しきい値の大小比較結果(正負符号)をCMOS振幅信号で検出することができる。

第6図のようにスイッチの開閉の組み含わせを変更することで、容易

に全てのCMOSインバータ回路INV1~INV4の比較を行い、第4図(A)に示したような結果を得ることができる。このように、この実施例回路は、CMOSインバータ回路の論理しきい値の比較に適している。

05 つまり、CMOSインバータ回路とスイッチとの組み合わせにより、 1つのCMOSインバータ回路を論理しきい値電圧の発生源として用いたり、他のCMOSインバータ回路で発生させた論理しきい値電圧を判定する判定回路として用いるものであるので、格別なコンパレータが不要となり、回路構成の大幅な簡素化が可能になる。その上に、CMOS インバータ回路を含めて、全てスイッチ動作するMOSFETで構成されているために、ゲートアレイやロジックASICのような半導体集積回路装置に搭載するときに格別な困難が生じることはない。

第7図には、前記第5図の実施例に対応した具体的一実施例の回路図が示されている。CMOSインバータ回路INV1~INV4及び増幅回路AMP1、AMP2は合同な形状のCMOSインバータ回路である。この実施例では、前記スイッチとしてNチャンネル型MOSFETが用いられる。そして、これらのスイッチの制御信号Y1~Y4及びX1~X4を形成するためのバイナリカウンタ(Binary Counter)とデコーダ(Decoder)が設けられる。

15

CMOSインバータ回路INV1を例に説明すると以下の通りである。CMOSインバータ回路INV1の入力と出力とを短絡するスイッチMOSFETと、共通ノードPと入力とを接続するスイッチMOSFETとのゲートには制御信号X1が供給される。CMOSインバータ回路INV1の入力と上記共通ノードPとを接続するスイッチMOSFETと、出力と共通ノードPとを接続するスイッチMOSFETとのゲートには制御信号Y1が供給される。以下、同様に各CMOSインバータ

回路 I N V 2 ~ I N V 4 においても、上記対応するスイッチMOSFE T のゲートには制御信号 X 2 ~ X 4 と制御信号 Y 2 ~ Y 4 が供給される

バイナリカウンタは、リセット信号RESによりリセットされ、クロック信号CLKの供給によりそのパルス数を計数する合計 4 ビットのバイナリカウンタであり、下位 2 ビットの計数出力に対応してデコーダにより Y1~Y4の制御信号が形成され、上位 2 ビットの計数出力に対応してデコーダにより X1~X4の制御信号が形成される。

05

10

15

20

25

第8図には、前記第7図の実施例回路の動作を説明するためのタイミングチャート図が示されいてる。リセット信号RESは、バイナリカウンタを初期化するためのものである。ここでは、リセット中(RES="H")及びリセット直後ではバイナリカウンタの出力は全て"1"となっている。そのため、デコーダの出力は、X4とY4が活性状態となっている。リセット解除後の最初のクロックCLKの立ち上がりで、バイナリカウンタは進行(+1)し、全て"0"となる。そのため、デコーダの出力は、制御信号X1とY1が活性状態となる。

これ以降、バイナリカウンタの出力は、クロック信号CLKの立ち上がりタイミングで進行(+1)を繰り返し、第8図に示すようにデコーダが進行する。もちろん、クロック信号CLKの17回目の立ち上がりで再びバイナリカウンタの出力が、全て"0"に戻ることは言うまでもない。しかし、ここでの実施例では、16回の動作で必要な情報が取り出せるので、17回目以降のクロック動作は必要ない。

リセット解除後、クロック信号CLKの立ち上がり毎にバイナリカウンタのカウント動作が進行し、その毎に出力ノードOUTに出てくる情報 b1~b16は、第9図に示す通りである。先に述べたように、CMOSインバータ回路の論理しきい値の差は、増幅回路AMP1、AMP

2により増幅され、VLTQy-VLTQx>0のときには、出力端子 OUTは"H" (ハイレベル)が出力され、VLTQy-VLTQx<0のときには、出力端子OUTは"L" (ロウレベル)が出力される。

このように 4 個の CMO Sインバータ回路 INV $1 \sim$ INV 4 の総当たり戦での勝敗結果をそのまま識別信号 b $1 \sim$ b 1 6 として利用することができる。上記 4 個の CMO Sインバータ回路 INV $1 \sim$ INV 4 の総当たり戦での勝敗 b $1 \sim$ b 1 6 のうち、自己対戦のものを後述するようにハイレベル又はロウレベルの特定レベルに予め設定されればよい。 4 個の CMO Sインバータ回路に割り当てられた番号 $1 \sim 4$ を 2 ビットの情報に置き換え、それを大きい順に並べた場合には、例えば 1-2-3-4 のように並べられるから $2 \times 4=8$ ビットのように 1/2 に圧縮された識別情報を得ることができる。

05

10

15

第10図には、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の一実施例の変形例が示されている。第10図の回路では、前記第5図の4つのスイッチMOSFET(A~D)のそれぞれがCMOSペア型にしたものである。つまり、Nチャンネル型MOSFETとPチャンネル型MOSFETとを並列形態に接続し、そのゲートには相補信号XとX/を供給するものである。

20 このようにCMOSスイッチを用いた場合には、スイッチMOSFE Tを通して伝えらる電圧信号がしきい値電圧によって制限されることが ないから、電源電圧又は回路の接地電位と上記論理しきい値電圧との電 圧差、あるいは電源電圧又は回路の接地電位と共通ノードPPに出力す べき電圧との差電圧が上記スイッチMOSFETのしきい値電圧よりも 小さくなるような低電圧で動作する回路には有効である。

第11図には、この発明に係る識別番号発生回路の核になるCMOS

インバータ回路とスイッチMOSFETからなる単位回路の他の一実施例の変形例が示されている。第11図の回路では、CMOSインバータ回路の入出力短絡電位を共通ノードPに供給するNチャンネル型のスイッチMOSFETの位置を変更したものである。つまり、入出力が短絡させられるCMOSインバータ回路の出力側と共通ノードPとを接続させるものである。

05

10

15

20

25

第12図には、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例の変形例が示されている。第12図の回路では、CMOSインバータ回路の入力と電源電圧端子との間に直列形態に接続された2つのPチャンネル型MOSFETが設けられる。これらのPチャンネル型MOSFETのゲートには、選択信号XとYが供給される。この実施例では、CMOSインバータ回路が選択されていない状態、すなわち選択信号XおよびYともに活性化していない時に、Pチャンネル型MOSFETがオン状態となりCMOSインバータ回路の入力を電源電圧のようなハイレベルに固定してCMOSインバータ回路の入力を電源電圧のようなハイレベルに固定してCMOSインバータ回路の入力をフローティング状態にさせると、中間電位となってCMOSインバータ回路のNチャンネル型MOSFETとPチャンネル型MOSFETとの間に大きな貫通電流が流れる場合があるので、それを防ぐためのものである。

第13図には、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例の変形例が示されている。第13図の回路では、スイッチMOSFETを前記実施例のようなNチャンネル型MOSFETをPチャンネル型MOSFETに変更し、さらに非活性時にCMOSインバータ回路の入力をNチャンネル型MOSFETによりロウレベルに固定するものであ

る。この場合のNチャンネル型MOSFETのゲートに印加される選択信号は、反転信号X/Y/とされる。

第14図には、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の他の一実施例の変形例が示されている。第14図の回路では、前述の自己対戦(nomatch)時に共通ノードPPが不定、すなわち出力が"H"になるか"L"になるか不安定であることを避けるためにCMOSインバータ回路の入力と回路の接地電位との間に直列形態に接続された2つのNチャンネル型MOSFETを設け、CMOSインバータ回路の入力をロウレベルに固定したものである。

05

10

15

20

25

これらのNチャンネル型MOSFETのゲートには、選択信号XとYが供給される。これにより、自己対戦のときには選択信号XとYがハイレベルとなり、入力には回路の接地電位が供給される。CMOSインバータ回路の入力と出力との間に設けられる短絡スイッチは、選択信号Xを受けるNチャンネル型MOSFETと選択信号Yを受けるPチャンネル型MOSFETの直列回路から構成される。これにより、自己対戦のとき入力と出力とが短絡されることはなく、上記入力に供給される固定ロウレベルに対応したハイレベルを出力させることができる。また、前記非選択のときには第12図の実施例と同様に入力は電源電圧のようなハイレベルに固定される。

第15図には、この発明に係る識別番号発生回路の核になるCMOSインバータ回路とスイッチMOSFETからなる単位回路の更に他の一実施例の変形例が示されている。第15図の回路では、前述の自己対戦(no match)時に共通ノードPPが不定、すなわち出力が"H"になるか"L"になるか不安定であることを避けるためにCMOSインバータ回路の入力をハイレベルに固定したものである。前記同様に自己対戦で

の入力と出力との短絡を避けるために、前記第14図の実施例と同様に 短絡スイッチはNチャンネル型MOSFETとPチャンネル型MOSF ETの直列回路から構成される。

上記共通ノードPPのレベル不定を避ける目的と効果については後に詳しく述べる。上記第10図ないし第15図で示した各変形例は、組み含わせで実施しても構わない。例えば、第14図のNチャンネル型のスイッチMOSFETをCMOSペア型に置き換えてもよい。

05

10

15

20

25

前記第14図と第15図の実施例では、第9図の自己対戦(*)部分に固定情報を埋め込むのに利用できる。もともと自己対戦部分は不定、厳密に言えば、各СМОSインバータ回路と増幅回路АМРの論理しき値の比較結果であったので、その部分の情報を無視しても、他に転用しても識別の能力の低下は起こらない。付加した直列接続のNチャンネル型MOSFETを第14図と第15図のように接地電位又は電源電圧に固定することで、СМОSインバータ回路INV1~INV4の入力をロウレベル又はハイレベル側に偏らせ、自己対戦部分の出力を任意に設定できる。

近年、ビルドアップ基板と称されるような基板上にベアチップを搭載する形態の半導体集積回路装置技術も発達しつつあり、それにおいてはその外観から製品や出荷時期を特定することが出来なくなりつつあるので、このような製品や出荷時期を特定する固定番号を挿入する必要性が高まるものとなる。つまり、後述するようなシステム・オン・チップ(System on a Chip; SOC)では、ベースチップの上に何が載っているのか、どういう素性の個別チップが組み合わされているのか、逆にどういうチップを組み合わせるのがよいのかなどやはり単品の管理がますます重要になるものであり、上記固定番号の付与は有益なものとなる。

第16 図には、この発明に係る識別番号発生回路に用いられるCMO

Sインバータ回路の一実施例の回路図が示されている。CMOSインバータ回路は、一般的には電源電圧と回路の接地電位との間にPチャンネル型MOSFETとを直列に設け、ゲートを共通接続して入力とし、共通接続されたドレインを出力として構成できる。前記実施例のCMOSインバータ回路INV1~INV4や増幅回路AMP1、AMP2は、上記のような2つのMOSFETにより構成することができる。

05

10

15

20

25

これに対して、この実施例では2つのPチャンネル型MOSFETと2つのNチャンネル型MOSFETとを用いてCMOSインバータ回路が構成される。2つのNチャンネル型MOSFETは、出力端子と回路の接地電位点との間に並列接続され、2つのPチャンネル型MOSFETは電源電圧と出力端子との間に直列接続される。

この構成は、Nチャンネル型MOSFET側のコンダクタンスが大きく、Pチャンネル型MOSFET側のコンダクタンスが小さくなる。つまり、Pチャンネル型MOSFETの小さなコンダクタンス(大きなオン抵抗値)によって、Nチャンネル型MOSFETに流れる電流を設定する。みかけ上、Nチャンネル型MOSFETに定電流を流すようにすることができるので、CMOSインバータ回路の論理しきい値電圧は、2つのNチャンネル型MOSFETのしきい値電圧が支配的に作用するものとなる。これにより、CMOSインバータ回路の論理しきい値が電源電圧の変動の影響を受けにくくすることができる。

このようにPチャンネル型MOSFETを単なる高抵抗素子として動作させ、Nチャンネル型MOSFETのしきい値電圧が論理しきい値に支配的に作用する構成は、後述する素子特性の劣化(NBTI)の影響を受けにくくできるという利点も生じる。

後述するように、識別番号発生回路をゲートアレイにより構成する場

合、Nチャンネル型MOSFETやPチャンネル型MOSFETの素子サイズは決められているので、上記のような複数のMOSFETの組み合わせにより、等価的にNチャンネル型MOSFETとPチャンネル型MOSFETの素子サイズの比を異ならせ、それに対応して論理しきい値の設定を行うようにすることができる。

05

10

15

20

25

第17図には、この発明に係る識別番号発生回路の他の一実施例の回路図が示されている。この実施例では、これまで述べてきたランダムな識別番号を発生する機能に、その識別番号の一部を任意の番号に固定化する回路が示されている。前記第7図に示した実施例では、24種類の識別番号を発生することができた。情報ビット数は、自己対戦結果を含めて16ビットである。この実施例回路を簡単に説明すれば、前記第6図に示した1段目CMOSインバータ回路の出力ノード(共通ノード)Pを強制的に任意の値に固定するものである。この場合、1段目と2段目の順番を入れ替えることはできない。

この実施例回路では、前記第7図の実施例回路からCMOCインバータ回路INV1に対応した出力ノードをMOSFETQ11により"H"(=VDD)に固定し、CMOSインバータ回路INV2に対応した出力ノードをMOSFETQ21により"L"(=VSS)に固定するようにするものである。このように固定されたレベル"H"と"L"を形成するMOSFETQ11とQ21は、共通ノードPの入力とならないので、デコード信号Y1とY2は不用である。それ故、バイナリカウンタ回路も3ビット構成とされて、デコーダ回路の出力信号もY3、Y4のように形成される。

第18図には、上記第17図に示した実施例回路の動作を説明するための波形図が示されている。1段目の選択が4通り、2段目の選択が2 通りあり、計8通りの出力が得られる。すなわち、情報ビット数は8ビ

ットである。この実施例では、出力信号 b $1 \sim b 4$ は、" 0 "、" 0 "、" 1 "、" 1 " が常に出力される。残りの b $5 \sim b 8$ は、CMOSインバータ回路 Q 3 と Q 4 の論理しきい値のバラッキによる結果である。この実施例では、2 種類の固定番号と、最大2 種類のランダム識別番号しか発生しない。

05

10

15

20

25

実使用では、固定部とランダム部は任意の大きさを組み合わせることが可能である。固定部は、製品コードを示し、ランダム部はサンプル番号を示すような応用が可能である。また、固定識別番号を情報ビット列に挿入する方法としてはさらにいくつかの方法が考えられる。例えば、第14図、第15図で説明した、自己対戦の部分を置きかえる方法や、重複した対戦(1段目と2段目を入れ替えた比較)の片方を置きかえる方法がある。実際にこれらの回路を実現する場合、識別番号を発生する回路だけでなく、登録や照合システム全体の中でどの部分が機能を負担するかが問題になってくる。しかし、システム全体の中で登録や照合機能は、主にコンピュータのソフトウェアで実現されることになる可能性が高いため、高度な機能も比較的容易に実現できる。

第19図には、この発明に係る識別番号発生回路の他の一実施例のブロック図が示されている。同図の実質的にブロックのみで表示された論理しきい値判定部は、同図に図示されかつ次に説明する電源回路から出力される比較的低電圧かつ安定化された電圧V2によって動作される。

つまり、ゲートに定常的に回路の接地電位が与えられたPチャンネル型MOSFETが負荷手段として動作し、定電圧素子としての作用する直列接続されたダイオード形態の4個のNチャンネル型MOSFETに動作電流を流すようにするものである。これにより、上記直列形態のNチャンネル型MOSFETのゲート、ソース間の定電圧(しきい値電圧)に対応した定電圧V1が形成され、それがNチャンネル型MOSFE

Tのゲート、ソースを介して上記論理しきい値判定部の動作電圧V2として供給される。このような論理しきい値電圧判定部に供給される電圧が定電圧化される。この結果、前記CMOSインバータ回路INV1~INV4等の論理しきい値は、電源電圧VDDの変動の影響を軽減させられる。これにより、より安定した論理しきい値の判定動作が期待できるものとなる。

05

10

15

20

25

なお、本願発明において、このような論理しきい値判定部の動作電圧の定電圧化は必須のものではない。つまり、本願発明では、複数のCMOSインバータ回路の論理しきい値電圧の絶対値を用いるものではなく、個々のCMOSインバータ回路の相互の論理しきい値電圧の差分に対応して識別番号を設定するものである。上記電源電圧の変動は、それぞれのCMOSインバータ回路の論理しきい値電圧に同様に影響を与えるものであるのでその大小関係が大幅に入れ代わるということにはならないからである。

第19図(B)には、MOSFETの経時変化の防御策の具体的回路が示されいてる。MOSトランジスタは、そのしきい値電圧が電界強度と温度とに依存するような電界ストレスによって不所望に変動することが有る。特にNBTI(Negative Bias Temperature Instability)と称される現象は、Pチャンネル型MOSFETで顕著に現われる現象である。この防御策として、目的外の時間においてPMOSのゲートに印加される電圧を高い電圧にする方法がよく用いられる。この実施例では、論理しきい値判定部の回路の接地電位VSSをNチャンネル型MOSFETにより供給し、電源制御信号PONのハイレベルにより論理しきい値判定動作時には、かかるNチャンネル型MOSFETをオン状態にして回路の接地電位VSSを供給する。そして、論理しきい値判定動作以外の時には、電源制御信号PONのロウレベルにしてNチャンネル型M

OSFETをオフ状態にするとともに、Pチャンネル型MOSFETをオン状態にして回路の接地電位側にも電源電圧VDDを供給する。そして、次に説明するようにPチャンネル型MOSFETのゲートには、電源電圧VDDを供給するようにゲート電圧を固定電圧にするものである。これにより、Pチャンネル型MOSFETは、ゲート、ドレイン及びソースと基板(チャネル)の全てが電源電圧VDDに等しい同電位となり、上記MOSFETの経時変化による論理しきい値の変動が極力抑えられる。

05

10

15

20

第20図には、この発明に係る識別番号発生回路の他の一実施例の回路図が示されている。この実施例回路では、上記MOSFETの経時変化による論理しきい値の変動を極力抑えるように各CMOSインバータ回路INV1~INV4の入力にPチャンネル型MOSFETの直列回路が設けられている。信号RES/がロウレベルにされるリセット時ではCMOSインバータ回路INV1~INV4の入力を電源電圧に固定する。

つまり、上記信号RES/のロウレベル(論理0)により、バイナリカウンタ回路の計数出力B0~B3を受けるナンドゲート回路の出力信号が全てハイレベル(論理1)にされる。この結果、デコーダ回路を構成するノアゲート回路の出力信号Y1~Y4及びX1~X4が全てロウレベル(論理0)となり、上記各CMOSインバータ回路INV1~INV4の入力と電源電圧VDDとの間に設けられた直列形態のPチャンネル型MOSFETをオン状態にして電源電圧に固定する。これにより、各CMOSインバータ回路INV1~INV4を構成するPチャンネル型MOSFETのゲートは、電源電圧VDDが供給される。

25 さらに、この実施例では上記信号RES/のロウレベルによりオン状態にされるPチャンネル型MOSFETにより増幅回路AMP1とAM

P2の入力も電源電圧VDDに固定し、増幅回路を構成するPチャンネル型MOSFETのゲートに上記電圧電圧を供給する。

あるいは、選択信号Y1~Y4を全てオン状態にして、共通入力ノードPを電源電圧の固定するものであってもよい。いずれにしても、このようにCMOSインバータ回路INV1~INV4や増幅回路AMP1、AMP2を構成するPチャンネル型MOSFETのゲート電圧を制御するか、識別番号発生回路の電源を全て遮断するかの方法を取ればよい。ただし、電源を全て遮断する方法では、識別番号発生回路を構成するMOSFETが形成される素子領域が他の回路と電気的に分離させることを考慮する必要がある。つまり、上記電源遮断を行ってもMOSFETの基板ゲート(チャネル)に定常的に一定の電圧が印加されることは上記素子特性の劣化の観点から望ましいことではないからである。

05

10

15

一方、このようなNBTIに注意を払うと、通常の信頼度保証が問題となる。つまり、上記のようなストレスを回避する手段を施すことで、いわゆるバーイン工程で行つているプロセス欠陥のスクリーニングができなくなる。本回路の規模は、LSI全体に比べ極めて小さいものとみなしてしまえば問題ないが、スクリーニングが必要なアプリケーションを想定しておくべきである。この場合、バーイン工程などで任意にリセットないし電源の遮断を解除するモードが用意される。

20 当然、ここでのストレスによつて、識別番号が変動することが十分考えらる。しかし、バーイン工程の後で最終識別番号を採取しデータベースに再登録することが可能であり、またバーイン工程で扱われるロットの大きさは、数100~数1000に限定されるので、大きな識別番号の変動でも影響は小さい。

25 第21図には、この発明に係る半導体集積回路装置の一実施例の概略 ブロック図が示されている。この実施例は、システムLSIに本願識別

番号発生回路を搭載した場合の電源制御に向けられている。このシステムLSIは、VDD1とVDD2の2種類の異なる電源を用いるものを例としている。

05

10

15

20

25

識別番号発生回路は、動作時にVDD1からの電源供給を受ける。ここで動作時とは、本体LSI回路部1からの識別番号読み出し要求があり、識別番号を送り出す間の時間である。それ以外の状態では、電源の供給は遮断されている。電源の供給を制御する信号が電源制御信号であり、電源制御回路に入力されている。電源制御回路は、電源制御信号がゲートに接続されたNチャンネル型MOSFETとPチャンネル型MOSFETで構成されている。電源制御信号がハイレベルの時、識別番号発生回路の電源はVSSに固定され、さらに識別番号出力信号はロウレベルに固定される。電源制御信号がロウレベルの時、識別番号発生回路にVDD1が供給される。図中の識別番号発生回路部に含まれる回路は、例えば第20図に示されたCMOSインバータ回路の論理しきい値判定回路部、バイナリカウンタ部およびデコーダ部である。また、СMOSインバータ回路の論理しきい値判定回路部のみとし、バイナリカウンタ部およびデコーダ部は本体LSI回路部1に含めても構わない。

第22図には、この発明に係る半導体集積回路装置に好適な一実施例の素子のレイアウト図が示されている。同図の構成は特に制限されないが、いわゆるマスタースライス方式の半導体集積回路装置に好適なレイアウト例として理解して良い。同図では、理解の容易化を図るため、MOSトランジスタを構成するアクテイブ領域の平面パターンのみを示し、金属配線層のような配線層パターンは、図示を省略している。かかる平面パターンであっても、MOSトランジスタが得られるべき回路特性に支配的に影響する点、そして金属配線のような配線が得られるべき回路特性に支配的に影響する点、そして金属配線のような配線が得られるべき回路特性の影響が小さいと言う事情から、技術の本質を良く理解できる

であろう。

いる。

25

半導体集積回路装置の基本デバイス構造それ自体は、本発明に直接関係が無いので詳細には説明しないけれども、概略的に説明すると以下のようになる。

05 すなわち、N型単結晶シリコンからなるような半導体基板が使用され 、不純物選択導入技術によってかかる半導体基板表面にN型ウエル領域 及びP型ウエル領域が形成されている。半導体基板表面に設けられた酸 化シリコン膜からなるようないわゆるフィールド絶縁膜にアクテイブ領 域を確定する開孔が設けられ、かかる開孔に露出するN型ウエル領域、 10 P型ウエル領域表面にシリコンの熱酸化法などによってゲート絶縁膜が 形成されている。ゲート絶縁膜上及びフィールド絶縁膜上に多結晶シリ コン層からなるようなゲート電極層が選択されている。ゲート電極層及 びフィールド絶縁膜を実質的な不純物導入マスクとするP型不純物の導 入によって、N型ウエル領域表面にPチャンネル型MOSトランジスタ のソース領域、ドレイン領域を構成するP型半導体領域が形成されてい 15 る。同様にゲート電極層及びフィールド絶縁膜を実質的な不純物導入マ スクとするN型不純物の導入によって、P型ウエル領域表面にNチャン ネル型MOSトランジスタのソース領域、ドレイン領域を構成するN型 半導体領域が形成されている。かかる基本デバイス構造に対して、公知 の配線層形成技術、絶縁層形成技術によって所望の配線層が形成されて 20

第22図において、比較的小さいほぼ方形のパターンが一つのアクテイブ領域を構成している。かかる比較的小さいほぼ方形のパターンと、それに重なるように描かれたそれぞれゲート電極層を意味する所の互いに平行する細長い2つのパターンとによって1つの単位領域が構成されている。例えば、図面の右上端に配置されたところの記号PP、B、P

が付された比較的小さい方形のパターンとそれに重なるように描かれか つそれぞれ記号Y0/、X0/が付された細長い2つのパターンによっ て単位領域が構成されている。

従って1つのアクティブ領域には、2つの平行するゲート電極層と、 かかる2つのゲート電極層に対して自己整合的にアクテイブ領域表面に 形成されたソース、ドレイン用半導体領域とによって2つのMOSトラ ンジスタが形成されている。

05

10

15

20

25

第22図において、Nチャンネル型MOSトランジスタのための単位領域の複数個、及びPチャンネル型MOSトランジスタのための単位領域の複数個が、図示のように行列状に配列されている。図面上の、最も上方に位置するPチャンネル型MOSトランジスタのための4つの単位領域の列(以下、第1領域列と称する)において、各単位領域は、互いに同じ平面寸法、同じ延長方向、を持って構成される。その第1列の下方に位置するNチャンネル型MOSトランジスタのための4つの単位領域の列(以下、第2領域列と称する)における各単位領域の相互も、互いに同じ平面寸法、同じ延長方向、を持って構成される。上記第1領域列と第2領域列とは、第20図のようなインバータ及びそれに結合されるスイッチMOSトランジスタを構成するためのものとされる。

同様に、第3領域列と第4領域列は、Xデコーダ部を構成するための ものとされ、第5領域列と、第6領域列は、Yデコーダ部を構成するた めのものとされる。

第22図のそれぞれ4つずつの単位領域を持って構成された第1領域列から第6領域列までの全体は、また基本繰返し単位とされる。すなわち、得るべき回路規模に応じて、第22図の基本繰返し単位の複数個が、同図の横方向に隣接配置されていく。この構成によると、異なる基本繰返し単位における第1領域列は、レイアウト上も全体として1つの列

(全体領域列とも称する)を構成する、同様に第2列以降の各列もそれ ぞれ全体領域列を構成する。

第22図のレイアウト及び上述のような繰返しレイアウトは、本発明 の識別情報形成のための好適な例をなす。

第22図のレイアウトではなく、同じ領域列を成すべき複数の単位領域が、他の回路を構成する素子領域など挟んで配置されてしまうようなことによって、互いに比較的大きな距離を持って配置されるような場合、次のような難点が生ずる。すなわち複数の単位領域が、半導体集積回路装置の製造条件の変動に基づくようなパターンの寸法のマクロ的な変動とはパターン歪みのマクロ的な変動による影響を強く受けるようになり、相対的に大きなパターン形状の相違を生ずることになる。

半導体チップを実装することなどによって半導体チップに与えられてしまう機械的応力は、半導体チップの部分部分によって異なる可能性が大きいので、複数の単位領域の相互では互いに比較的大きく異なったものとなる可能性を持つ。回路に電源電流が流れることによってもたらされる動作温度の上昇は、複数の単位領域相互に対して一様でなくなる。ゲート絶縁膜の厚さや、導入不純物の微妙な濃度変化も、また複数の単位領域相互が比較的離れていることによって比較的大きくなってしまう危険性を持つ。

15

20 第22図のレイアウトによる場合、同じ領域列に有る複数の単位領域は、それらが比較的近接して配置され、互いに同じサイズ、同じ方向を持って構成されていることから、上述のような相対的なパターン寸法、パターン歪み、機械的応力、動作温度、膜厚、不純物濃度による影響を受け難い。

25 いわゆる位相シフトマスク技術は、半導体集積回路装置を構成する回路素子、配線等を、いわゆるサブミクロンレベルに微細化する上での有

効な技術と理解される。かかる位相シフトマスク技術では、マスクとする感光材層を感光せしめる際の光の位相差のわずかな変化にも起因して、得るべきパターンの左右形状の相違のように、パターンに非対称性ないしは歪みをもたらすことが有る。第22図のようなレイアウトは、その種のパターン歪みが有っても、複数の単位領域相互の電気特性の偏りを充分に小さくする事が可能である。

05

10

15

20

25

上のような観点での構成上の相違とともに、半導体におけるキャリヤ・モビリテイの結晶方位依存性による影響もまた、前述のようなミクロ的な特性を利用する本発明にとっては軽視できないものである。第22図のレイアウトによる場合、第1領域列をなす複数のゲート電極層の全てが互いに同じ方向かつ同じパターンとされていること、同様に第2領域列をなす複数のゲート電極層の全ても互いに同じ方向かつ同じパターンとされていることから、それら第1領域列に属するMOSトランジスタの相互、及び第2領域列に属するMOSトランジスタの相互、及び第2領域列に属するMOSトランジスタの相互は、上述の結晶方位性に基づく特性の違いを生じない。

このように、第22図のレイアウトは、半導体集積回路装置の設計上、及び製造上からは、前述のようなマクロ的バラツキないしは特性の偏りが、著しく小さくなるように考慮され、前述のようなミクロ的なバラツキを適切に利用できるように考慮されたものであることが理解されるであろう。

第22図の構成によって得られるMOSトランジスタの電気特性の偏りを更に充分に排除する必要が或る場合には、第22図の基本繰返し単位の複数によって構成される全体配列の端部効果を解消するためのダミー領域を設定することができる。ダミー領域は、上記全体配列の上記端部を、レイアウト的に上記全体配列の内部と対等にするための構成であり、少なくとも上記基本繰返し単位における端部の複数の単位領域を持

って構成する事ができる。

05

15

20

25

この種のダミー領域を設定しない場合には、上記全体配列における端部の外側がどのような構成にされるかによって、かかる端部の加工形状が影響を受けることが有り、また半導体基板とその表面の絶縁膜との間でもたらされる応力のような素子特性に影響を与えかねない力の加わり方が、かかる端部とそれ以外の部分と異なってくることがある。それらは電気特性の偏りをもたらす要因ともなる。上のようなダミー領域を設定する場合には、上述の電気特性の偏りをもたらす要因を充分に排除する。

10 ダミー領域は、回路として利用しない領域とすることも、電気特性の 偏りを留意しなくて良い他の回路を構成するための構成とすることもで きる。

第23図には、上記第22図に対応した等価回路図が示されいてる。 第22図及び第23図において、端子名および素子番号は対応している 。但しデコーダ部については、CMOS論理しきい値検出回路の下(上 でもよい)に配置すること以外、特に制約はないので詳細は示していな い。第22図のような基本繰返し単位を、平行に配置した場合、素子と で形成されるCMOSインバータ回路は、隣接した同一回路と形状およ び周囲の環境を一致させることができる。ゲートアレイ方式以外のレイ アウト方式では、これと同様に、CMOSインバータ回路部が合同とな るように基本繰返し単位をレイアウトするようにすればよい。このよう なゲートアレイを用いて回路を構成する場合、前記第16図の実施例の ようにすれば、電源電圧変動の影響を軽減しつつ、Nチャンネル型MO SFETのしきい値電圧のバラツキを論理しきい値に支配的に反映させ ることができる。

第24図には、この発明をダイナミック型RAM(ランダム・アクセ

ス・メモリ:以下単にDRAMという)に適用した場合の一実施例のブ ロック図が示されいてる。この実施例では、第20図等に示された識別 番号発生回路からバイナリカウンタ部およびデコーダ部を省略する。こ れらのカウンタ部及びデコーダ部に代わりに、それが搭載されるDRA Mのロウアドレス信号およびカラムアドレス信号を、前記デコーダ部で 形成された信号XとYとして供給して、CMOSインバータ回路の論理 しきい値判定回路の選択信号として直接使用するものである。DRAM に対して識別番号の読み出しモードを設定し、回路DFTにより起動信 号を生成して、上記読み出しのためのアドレス信号XとYを外部から供 給してメモリアレーの選択動作に代えて、識別番号発生回路で生成され た識別番号を入出力回路とDQピンを通して出力させる。この場合、ア ドレス信号XとYの入力順序が任意にできるから、自己対戦部分の固定 情報のみを指定して読み出すことも可能となる。あるいは、アドレス信 号XとYの入力順序を暗号として入力し、特定のもののみが自己対戦に 対応した固定信号あるいは識別番号を出力させることができるようにし てもよい。

05

10

15

20

25

この構成は、DRAMの他、他のスタティック型RAMやフラッシュ EPROM等のような他の半導体記憶装置あるいは、アドレス端子を持つCPU(マイクロプロセッサ)等のような半導体集積回路装置にも同様に適用することができる。

第25図には、この発明に係る識別番号発生回路を用いた半導体集積 回路装置の一実施例の概略構成図が示されている。半導体集積回路装置 に識別番号を付与するそもそもの目的は、個々のLSI毎に固有の番号 を付けることである。番号を付ける方法は、レーザフューズやフラツシ ュ(FLASH)メモリなどを使う方法もあるが、特別なプロセスやプログラム工程などが必要となる。

この実施例では、ウエハ状態で本願の識別番号発生回路が発生した識別番号をテスタにより読み出し、ワークステーションで種々のデータなどと関連させて登録する。各LSIが製品となり、パーソナルコンピュータPCなどの電子機器に搭載された後に、LSIから識別番号を読み出す。その時、読み出された識別番号は、同一のLSIであつても、動作環境や条件が登録時と異なつていることがあり、完全に一致する保証はない。しかし、識別番号の食い違いの程度より、同一あるいは同一でないということが推定できる。

05

10

15

20

25

本願における識別システムの判定アルゴリズムについて説明する。既に述べているように、本実施例における識別番号は、複数のCMOSインバータ回路の論理しきい値の大きさの順番である。前記実施例のような4個のCMOSインバータ回路を持つ回路を1ユニットと数える。例えば4個のCMOSインバータ回路の論理し含い値の順番(順列の数)は、 $_4P_4=4!=4\times3\times2\times1=24$ 通りである。今ここに2ユニットあつた時、この論理しきい値が完全にランダムにばらつくなら、この2ユニツトのCMOSインバータ回路が同じ順番である確率は、約4.2%(=1-23/24)である。

また1 ユニットが8 個のC MOS インバータ回路で構成された時、その順列の数は、8!=40, 320 通りである。これが50 ユニットあった時、同じ順番のものが1 組以上存在する確率は、約3% (= $1-(40320\times40319\times\cdots\times40271)$ / 40320^{50}) である

1ユニット16個のCMOSインバータ回路ではその組合わせは、1 6!=2.09E13 通りである。このように16 の順列とは途方もない数であり、CMOSインバータ回路の論理しきい値がランダムにばらつく時、同じ並び方のものはほとんど存在しないということである。実

際、これが100万ユニットあった時、同じ順番のユニットが1組以上存在する確率は、少なくとも5%以下(厳密な計算は桁数が多く困難なためおよその概算による)と推定される。すなわち、乱暴に言つて2,000万ユニットに1組である。このような計算から、実用的な識別番号を完成するには、1ユニットに16個程度のCMOSインバータ回路が必要と考えられる。よつて以降、1ユニット16CMOSインバータ回路を例に説明することにする。

05

10

25

1ユニット16個のCMOSインバータ回路を、第7図のように実現するなら、総当たり比較結果は、自己対戦を含めて256個である。なお今後、1個の比較結果出力を1ビットと呼ぶことにする。

第26図は、16個のCMOSインバータ回路の論理しきい値が、VLTQ1>VLTQ $2>\cdots>V$ LTQ16と連続的に並んでいる最も単純な例である。

第27図は、CMOSインバータ回路の論理しきい値がランダムな場合の例である。2段目のCMOSインバータ回路の論理しきい値が1段目より高い時を"1"、低い時を"0"、また自己対戦は不定"*"としている。2つの例で分かるように、第26図や第27図に対応した回路のOUTのビットパターンは、CMOSインバータ回路の論理しきい値の並び方で特有のパターンに変化する。すなわち、識別番号としてこの出力OUTのビットパターンを直接使用することが最も単純な方式として考えられる。この方法の識別番号情報のビット数、つまりデータ量は256ビットである。

上記ビットパターンとはいわゆる対戦結果表そのものである。一方本願の基になつている考え方は、複数のCMOSインバータ回路の論理しきい値の大きさの順番である。対戦結果表から、大きさの順番の情報だけを取り出せば、扱う情報のデータ量を小さくすることができると考え

られる。

05

10

15

20

25

第26図及び第27図の下側及び右側には、縦方向及び横方向の"1 "または"0"の自己対戦部分を除いた合計数を示している,例えば図第26図及び第27図の下側の"1"の合計をみると、数字の大きさと論理しきい値の大きさの順番が対応している。これは、サッカーや野球といったスポーツのリーグ戦に例えると、強いチームは勝数が多いと同じことである。CMOSインバータ回路で言えば、論理しきい値が高い程、"1"が多いことになる。

勝数あるいは"1"の合計数は、順位と等価なことであるから、CMOSインバータ回路の論理しきい値の大きさの順番を表わすものに、この"1"の合計数を用いることができる。当然"0"の合計数を用いても、横方向の"1"または"0"の含計数を用いても基本的に変わらない。この方法を用いると、情報ビットのデータ量を減らすことができる。各CMOSインバータ回路は、それぞれ0から15までの数で表せることのできる順位を持ち得るので、2進数で4ビット分の情報量が必要である。CMOSインバータ回路は16個あるので、含計64ビット(=4×16)必要である。先の比較結果(対戦結果)表に比べ、256ビットから64ビットへ4分の1にデータ量を減らすことができる。

を短縮できるという利点がある。

05

15

第28図及び第29図には各々、この発明に係る半導体集積回路装置の識別システムにおける照合アルゴリズムの一実施例の構成図が示されている。ここではCMOSインバータ回路の論理しきい値の比較結果情報を用いた方法を説明するが、論理しきい値の大きさの順位を用いる方法も全体の流れは同じである。

第28図には、登録方法が示されている。

- ① 識別番号発生回路から256ビットのCMOSインバータ回路の論理しきい値の比較結果情報を読み出す。
- 10 ② それを識別番号管理台帳に登録し、測定データなどの情報を格納したデータベースと関連付けるために管理番号を設ける。
 - ③ 登録数を1つ増やす。ここでは、新規に登録される識別番号は、常に登録済みのものと重複しないことが前提だが、新規登録時に登録済みのものとの重複を確認し、何ならかの警告を発するというような手順を追加することも有効である。

第29図は、照合方法が示されている。このシステムでは、登録時と 照合時の環境や条件の違いによる識別番号の変動を許容することが特徴 である。

- ① 識別番号発生回路から256ビットのCMOSインバータ回路の論 20 理しきい値の比較結果情報を読み出す。これを被識別番号という。
 - ② 管理台帳から登録識別番号を順次取り出す。
 - ③ 登録識別番号と被識別番号を比較する。比較方法については、後述する。
- ④ 登録識別番号と被識別番号の比較結果の違いが小さいものを一致候 25 補にする。②~④繰り返すことで、最終的に全ての登録識別番号の中で 最も違いが小さいものが同一最有力候補となる。

第30図には、第29図の比較方法の一例の説明図が示されている。 被識別番号は、256ビットのCMOSインバータ回路の論理しきい値 の比較結果出力の一部である24ビットを取り出して示したものである 。識別番号1~5は、登録識別番号である。その中の網掛け部分は、被 識別番号のビットと異なつた部分である。右端に不一致ビット数の合計 を示す。

05

10

15

20

25

第8図を用いて説明したように、識別番号発生回路の"0"、"1" 出力パターンは、個々のユニット毎に特有であるから、同一ユニットから出力された識別番号であるかは、パターンを構成するビット数の一致の割合で判定できる。ここでの識別番号は説明のための例に過ぎないが、識別番号5の不一致ビット数が1で、それ以外は5から17と明らかに識別番号5の一致率が際立つて高い。よつて識別番号5を最有力候補とすることができる。

第31図及び第32図には、CMOSインバータ回路の論理しきい値の順位を用いた場合の識別番号の比較方法の一例の説明図が示されている。第31図は一覧表の形式で示され、第32図はグラフの形式で示されている。ここでは被識別番号の素子の順位、つまりCMOSインバータ回路の論理しきい値の並び方は、説明を簡単にするため、素子番号と同じ順番であるとしている。識別番号1は、素子番号8と9が入れ替わっているだけで残りは一致している。被識別番号と比較し、両者の順位の距離の絶対値の含計は2である。識別番号2は、順位がランダムであり、順位の距離の合計は66、平均は、4.13である,この順位の距離の合計の期待値は、理論上85、平均は5.3であるから、順位の距離の合計が2、平均0.125の識別番号1は、極めて同一である可能性が高いといえる。つまり、本方式では、登録時と照合時の環境や条件の違いによる識別番号の変動を許容するため、被識別番号と登録済みの

05

10

15

20

識別番号とのずれの合計がもつとも小さいものを一致の候補とするものである。

第31図及び第32図中の識別番号3は、素子番号1の順位が5段階ずれている。素子番号2~6は1段階、残りは0である。順位の距離の含計および、平均はそれぞれ10と0.625である。この値を見る限りは、期待値より十分低い値であるため、一致の候補となる可能性が高い。しかし、素子番号1において順位が5段階もずれることは、起こり難い現象であると考えられる。仮にここに識別番号3と同等か、わずかに大きい順位距離を示すものがあった場合、さらに正確な同一性を確認するために、個々の素子の順位距離の最大隔差を判定の要素に加えることが有効である。具体的な判定基準の例としては、「順位距離の合計が16以下である」という基準に「各素子の順位距離が2以下である」といものを追加することである。実際の判定基準は、識別番号発生回路の特性や応用されるシステム毎に異なる。

第31図、第32図は、識別番号のための素子の数、すなわちCMOSインバータ回路数が16の場合を例示している。より高い識別能力を満たすためなどの事情で、識別番号のための素子数を増大したい場合はある。そのためには、例えば第20図に示したような構成を拡張する方法が最も単純な方法の一つとなる。第20図の構成での素子数増大は、その数に対応したCMOSインバータ及びスイッチMOSFETの設定と、その数に対応してのカウンタビット数の設定と、デコーダの設定によって可能となる。素子数増大の更に別な方法としては、例えば16個のCMOSインバータを主として構成された識別番号発生回路の複数個を同一半導体集積回路装置内に配置する方法を取ることができる。

25 半導体集積回路装置LSIは、前工程から払い出された後、ウエハ状態でのプローブ検査や、パッケージに組立てられた状態での選別試験な

どで不具合が検出される。メモリや比較的大規模なメモリを混載したロジックLSIなどでは、プローブ検査時に検出された不良メモリセルを予備のメモリセルに置き換える、いわゆる冗長救済技術が取り入れられている。近年の半導体加工技術の微細化や高速化、高性能化にともない、最終選別工程にて製品の不良が多く検出されるということが起こっている。しかも半導体集積回路装置LSIは大規模化しており、このような製造工程の後で不良が発覚することは、コストの増加をもたらし問題である。

05

10

15

20

25

そこで、組立て後の製品において検出された不良を、再度救済したい という要求が高まっている。例えばメモリ部を例にすると、バーイン工 程などで不良化したチップを集め、不良チップに含まれる劣化ビットを 、残りの予備メモリセルで再度救済しようとするものである。

この再救済技術について具体的に検討してみると、救済技術には次の2つの代表的な方法が考えられる。第1の方法は、各LSIに独立な番号を付け、プロープ検査工程の救済情報を全てのメモリチップ毎に管理するものである。再救済を行う時には、メモリチップからチップの番号を取り出し、プロープ検査工程で採取した救済情報を管理コンピュータから引き出し、これを基に未使用メモリセルを割り出し再救済を行うものである。第2の方式は、再救済を行う毎にメモリチップから、最初の救済情報を取り出す方式である。これはいわゆるアドレスロールコールと呼ばれる技術を使うものである。

これらの再救済技術を適用するためには、次のような技術が必要となる。第1の方式では、各メモリチップに独立な番号を付ける必要がある。これはプローブ検査後に行う救済の際に、識別番号をプログラムすることで実現することが可能である。また、第1及び第2の方式とも、再救済時は電気的なプログラムが可能な素子を内蔵する必要がある。電気

的なプログラムが可能な素子としては、現在ポリシリコンを電流により 溶断する方式や、絶縁膜を高電界で破壊する方式、FLASHメモリを 用いる方式などが考えられるが、いずれも工程の増加やプログラミング 素子の信頼性、周辺回路の増加などの副作用が考えられる。

上記の方式はいずれも本体LSI内に何らかのプログラミング素子を 搭載するものであった。本願発明者においては、別の角度から、両者を 別々のチップに分ける第3の方式を検討した。この第3の方式の特徴は 、プログラム専用チップに、そのプログラムに適した専用プロセスを適 用できることである。この第3の方式においても次のような問題を有す る。

05

10

15

20

25

1つは、本体LSIとプログラミング専用チップをいかに対応させるかである。この問題の解決方法を、マルチチップモジュールを例に考えてみる。マルチチップモジュールの場合、最終的に両チップはモジュール基板上で1つの半導体集積回路装置になる。しかし各チップは、モジュールに組み立てられるまでは、組み合わせが厳密に管理されていなければならない。これを実現するLSI製造ラインを構築することは容易ではない。そこで、本体LSIに識別番号を付け、モジュール基板上に実装された状態で本体LSIの識別番号を読み出し、プログラミング専用チップにその本体LSIに対応する情報をプログラムする方法が考えられる。

プログラム方法として、例えばレーザ照射装置で切断する技術を用いた場合、かかるレーザ照射切断装置はウエハ状態のチップのフューズを切断することはできるが、パッケージやモジュール上のチップの切断は難しい。何故なら、パッケージやモジュール上のチップのヒューズ座標とレーザビームのアライメントは技術的に困難で、仮にできたとしても個々のチップ毎にアライメントが必要でありスループットが極めて低い

ためである。そもそも、レーザ照射前に、本体LSIの識別情報をどのように読み出すかも間題である。そのため、プログラミング専用チップは、本体LSIの識別番号の読み出しと、プログラムが同一装置上で連続的に実行可能な、電気的プログラム方式に限られてくる。

5 よって、上記第3の方法の現実的な形式は、「識別番号を付けた本体 LSIと、電気的なプログラミング素子を持つプログラム専用チツプを 、マルチチップモジュール上に実装しプログラムする」というものである。しかし、この第3の方式も、いくつかの制約の上に成立し、必ずし もLSIの生産活動において、例えばコストや信頼性の面で最善である とは限らない。

その制約の一つは、マルチチップモジュールの使用が前提となることである。だが、マルチチップモジュールを使わず、例えば直接ボード上に2つのチップを組み合わせる方法をとることは、さらに非現実的である。

15 二つめの制約とは、プログラミング専用チップに使うプログラミング素子に、電気的プログラムが可能な、例えばポリシリコンフューズや、FLASHメモリ、FRAMなどのプロセスを用いなければならないことである。これらの素子は、いずれも特殊なプロセスを必要とし、周辺回路の規模が大きく、また信頼性の点でも問題がある考えられる。これらの問題が少なく、また比較的安価な方式としてレーザ切断メタルフューズを用いるプログラミング方式があるが、前述のように、この第3の方式とは相性が良いとはいえない。

三つめの問題は、本体LSIの識別番号のプログラム(刻印)である。このプログラムにも、レーザフューズや、電気的プログラム素子が必要となる。しかし、プログラム専用チップを別チップ化したにも関わらず、本体LSIにも同様のプロセスを追加すると、本体LSIのコスト

25

ダウンのメリットが減少してしまう。そこで、これらの間題を解決するため、CMOSインバータ回路の論理しきい値のバラツキを用いた識別番号発生回路が極めて有益なものとなる。

第33図には、この発明が適用される半導体集積回路装置の一実施例の構成図が示されている。まず本体LSIのプロープ検査を行う。この時、例えばLSIに搭載されたメモリ部に不良があった場合、不良メモリセルを予備メモリセルに置き換えるための救済情報を作成する。通常の汎用メモリなどでは、この後レーザ救済などを行うが、この実施例の半導体集積回路装置では、本体LSIはそのままダイシングされ組立てられる。さらにその後エージング、選別などの工程で検出された不良情報をプローブ検査時の救済情報に追加する。最終救済情報は、プログラミング専用チップに書き込まれる。本体LSIとプログラム専用チップはマルチチップモジュールとして組み合わせて使用する。

05

10

第34図には、この発明が適用される上記マルチチップモジュールの 一実施例のブロック図が示されている。本体LSIとプログラム専用チップとは、データ交換制御回路を通してクロックに同期してデータがシリルアルに伝達される。つまり、本体LSIの識別番号発生回路で生成された識別番号は、データ交換制御回路を通してプログラム専用チップに伝えられる。

20 プログラム専用チップでは、1つのユニット分に対応した複数の登録番号(識別番号)とその欠陥救済情報が一対一に対応してプログラミングデータとして保持されている。プログラム専用チップは、上記本体LSIから前記データ交換制御回路を介して伝えられた識別番号が計数器を介して被識別番号レジスタに登録される。

25 照合回路は、かかる被識別番号とプログラミングデータの中の登録識 別番号との比較照合を行う。この照合動作は、前記第30図ないし第3

1図に示したアルゴリズムに従って登録時と照合時の環境や条件の違いによる識別番号の変動を許容しつつ判定を行う。一致候補番号が検出されると、プログラミングデータの中のレジスタデータがデータ読み出し回路に読み出される。そして、データ交換制御回路を介して前記識別番号とは逆に、プログラム専用チップから本体LSIに向けて、救済情報が伝えられる。この救済情報は、シリアル/パラレル変換されてデータレジスタに保持され、欠陥救済に用いられる。

05

10

15

20

25

プログラム専用チップは、1つのユニットに対応した複数チップの欠陥救済情報を持っているので、1ユニット分の複数の本体LSIに対して1種類のプログラム専用チップが形成されて共通に組み合わされて用いられる。そのため、本体LSIとプログラム専用チップとを一対一に対応させて製造、管理及び組み立てる必要はない。

第35図には、プログラム専用チップの一実施例のブロック図が示されいてる。プログラム専用チップは、特に制限されないが、識別番号解読回路、照合回路及びプログラミングデータとデータ読み出し回路等から構成される。登録識別番号、レジスタデータはフューズのレーザー照射による選択的な切断によって登録される。

照合回路では、前記第30図や第31図の判定アルゴリズムに対応し、減算器を用いて減算結果の絶対値から比較器1で上限値と比較して、 乖離検出を行う。比較器2では順次置き換えられる最小累積距離を基準にして上記累算器から出力される累積距離を比較して判定回路により、 前記乖離検出信号とともに1~Nから1つの一致候補番号を出力する。 この一致候補番号によりレジスタデータが選択されて、データ読み出し回路に伝えられる。上記データ読み出し回路は、ECC機能(誤り訂正機能)を持つようにされる。これによりデータの信頼性が高められる。 第36図には、本願に係る識別番号発生回路を搭載した半導体集積回

路装置の、いわゆる後工程と言われる一実施例の製造工程①ないし③の構成図が示されている。この実施例では、本体LSIをDRAMとSRAMが混載された大規模システムLSIとし、プログラム専用チップはレーザ切断メタルフューズの使用を前提としている。以下、図36図を用いて製造工程の流れを説明する。

- ① 本体LSIをプローブ試験テスタにより試験する。DRAMやSRAMの不良メモリセル救済情報、内部電源回路トリミング設定値、ディレイ回路設定値などと一緒に、LSI内の識別番号をホストコンピュータに転送する。ホストコンピュータは、送られた情報やその他の製造管理情報などと連結しデータベースに格納する。
- ② 本体LSIウエハをダイシングする。

05

10

25

- ③ 本体LSIのみ、マルチチップモジュール基板に仮実装する。本図では、本体LSIは1つであるが複数であることもある。
- ④ 選別試験テスタにより本体LSIから識別番号を読み出し、ホストコンピュータに送る。ホストコンピュータは、識別番号から本体LSIを認識し、個々の本体LSIに必要な情報をテスタに返す。必要な情報とは、上記の不良メモリセル救済情報や、本体LSI識別情報などホストコンピュータによりデータベースで管理されていたものである。これを本体LSIレジスタ情報と呼ぶ。選別試験テスタは、本体LSIレジスタ情報を、例えば不良メモリセル救済情報であれば、本体LSI内の救済回路の救済アドレスレジスタに格納し、内部電源回路設トリミング定値であれば内部回路内のトリミング値設定レジスタに格納する。

選別試験テスタは、本体LSIレジスタ情報設定後、プローブ試験ではできないような高速動作試験などを行う。さらにここで新たに不良になったものについては、その不良情報をホストコンピュータに転送する。ホストコンピュータは、送られた不良情報とで採取した情報を合わせ

再救済や調整が可能であるか解析し、再びデータベースに格納する。

⑤ プログラム専用チップに、本体LSIに必要なレジスタ情報をプログラムする。さらに必要であれば、製造管理情報や、顧客情報、暗号、機能情報などのプログラムを行う。プログラム専用チップは、1チップ

機能情報などのプロックムを行う。プロックム等用がありば、17ックに複数の本体LSIの情報を格納できる。例えば、100個の本体LSI分の容量があるとすると、レーザ切断装置は、ホストコンピュータから100個の本体LSI分の識別番号とレジスタ情報を受け取り、受け取った情報をもとに、100個のプログラム専用チップに全て同じ100本体LSI分のレジスタ情報をプログラムする。

05

25

10 ここで、プログラム専用チップのフューズ切断時間を見積もってみる。例えば、1個の本体LSI当たりのプログラムビツト数が1000ビット、1個のプログラム専用チップに100本体LS1分格納(登録)できるとすると、1つのプログラム専用チップは10万本(1000×100)のヒユーズを搭載する。最新のレーザ切断装置の能力は、毎秒15 5000パルス以上であるので、約20秒で10万本すなわち1個のプログラム専用チップの切断が可能である。100チップでは、2000秒(33分)である。また、プログラム専用チップの面積は、1つのフューズの大きさを15平方マイクロンとすると、フューズ部だけで1.5平方ミリメートル、周辺回路やパッドを含めると約3平方ミリメートルである。

⑥ レーザ切断不良チップを除去するため、プローブ検査を行う。なお本工程の前に、チップを保護する保護膜を付ける工程を付加することもある。検査データパターンは、ホストコンピュータから受け取る。ここで、レーザ切断不良チップが発生することもあるので、前記工程⑤でプログラムされるチップ数は、100個よりも多めとする。この数は歩留の実績によつて調整する。ここで、プログラム専用チップが本体LSI

より少なく不足した場合、余つた本体LSIは回収され別のグループに 混成される。逆に、プログラム専用チップが余つた場合は廃棄する。い ずれにしても損害になるが、貴重な本体LSIを廃棄するよりは経済的 である。

- 05 ⑦ プログラム専用チップをダイシングする。ダイシングされたチップは、工程⑥において同一のプログラムがされた100個と余裕分がピックアップされ、本体LSIに対応するグループ(ロット)にまとめられる。
- ⑧ プログラム専用チップをマルチチップモジュールパッケージに実装する。この時、前記工程④と⑥で対応付けられたグループが組み合わされなければならない。しかし、個々の本体LSIとプログラム専用チップを一対一で対応させる必要がないので、従来の組立工程と比べ大幅な工程の変更は必要ない。なお、本実施例では、本組立工程では後の分離工程⑩のために、完全な封止やキャップは行わないとしているが、必ずしもこの方法に限定するものではない。
- ② 完成したマルチチップモジュールが最終選別試験される。プログラム専用チツプには、上記実施例では、100チップ分の救済情報が収められて(登録されて)いる。ボード上の本体LSIが立ち上がる際、本体LSIとプログラム専用チップの間でデータ交換が行われる。具体的には、本体LSIから識別番号がプログラム専用チップに送られ、プログラム専用チップは、送られた識別番号と登録された識別番号を比較し、モジュールに実装された本体LSIを認識し、救済情報など必要なレジスタ情報を本体LSIに送る。本体LSIは、送られたレジスタ情報をもとに内部の初期設定を行う。その後、最終試験が行われる。含格したものは、次の封止工程に送られ、不合格のものは、分離工程に送られると同時に、不良情報がホストコンピュータに送られ、再生可能である

か解析される。

⑩ 最終試験に合格したモジュールは封止またはキヤップされ出荷される。

- ① 不合格品のうち再生可能可能品は、プログラム専用チップが分離さ05 れる。
 - ② 再生可能品は回収され、新たな数量単位にまとめられる。
- (3) 回収された再生可能品を、再び選別試験にかける。その際、本体LSIから識別番号が読み出され、それに対応する過去のプロープ試験情報、選別試験情報、最終選別試験情報などがホストコンピュータから取り出される。また図示してしないが、この新たな再生可能品について、非再生品と同様にプログラム専用チップが作成され同様の工程を進行する。プログラム専用チップとして、電気的にプログラム可能な素子によるものに置き換えることもできる。この場合、工程数が削減できる。

第37図には、本願に係る識別番号発生回路を搭載した半導体集積回 15 路装置を回路実装ボードに組み立てる場合の一実施例の製造工程①ない し⑮の構成図が示されている。

- ① 本体LSIをプローブ試験テスタにより試験する。DRAMやSRAMの不良メモリセル救済情報、内部電源回路トリミング設定値、ディレイ回路設定値などと一緒に、LSI内の識別番号をホストコンピュータに転送する。ホストコンピュータは、送られた情報やその他の製造管理情報などを連携しデータベースに格納する。
- ② 本体LSIウエハをダイシングする。
- ③ 本体LSIをパッケージに組み立てる。
- ④ 第36図の工程④と同じ。
- 25 第36図の工程⑤と同じ。

20

⑥ プログラム専用チップをダイシングする。ダイシングされたチップ

は、第36図の実施例と同様に、本体LSIに対応するグループ(ロッ

- ト) にまとめられる。
- ⑦ 第36図の工程⑦と同じ。
- ⑧ 本体LSIとプログラム専用チップを回路実装ボードに実装する。
- 05 この時、前記工程④と⑥とで対応付けられたグループが組み合わされなければならない。しかし、個々の本体LSIとプログラム専用チップを一対一で対応させる必要がないので、従来の組立工程と比べ大幅な工程の変更は必要ない。
- ② 完成したボードが実装試験される。ボード上の本体LSIが立ち上がる際、本体LSIとプログラム専用チップの間でデータ交換が行われる。本体LSIまたはプログラム専用チップおよびボード実装にともなって具合が確認されたものは、分離工程に送られると同時に、不良情報がホストコンピュータに送られ、再生可能であるか解析される。
 - ⑩ 試験に合格したボードは出荷される。
- 15 ① 不合格品のうち再生可能ボードは、プログラム専用チップが分離される。
 - ② 再生可能ボードは回収され、新たな数量単位にまとめられる。
 - ⑩ 回収された再生可能ボードに対するプログラム専用チップが作られる。今回のレジスタ情報は、前回のレジスタ情報に実装試験結果が加えられたものである。
 - ⑩ 回収されたボードは再び実装工程に戻され、前記工程®で作成されたプログラム専用チップとともに1つの実装ボードに実装され、以降同様の工程を進行する。
 - ⑤ 第36図の工程⑩と同様。

20

25 なお、ここに示した実施例は、一実施例にすぎず、適用される製品や 既存の生産ラインの形態により変化する。

第38図には、本願に係る識別番号発生回路を搭載した半導体集積回路装置の他の一実施例の製造工程①ないし①の構成図が示されている。

- ① 本体LSIをプローブ試験テスタにより試験する。DRAMやSRAMの不良メモリセル救済情報、内部電源回路トリミング設定値、ディレイ回路設定値などと一緒に、LSI内の識別番号をホストコンピュータに転送する。ホストコンピュータは、送られた情報やその他の製造管理情報などを連携しデータベースに格納する。
 - ② 本体LS1ウエハをダイシングし、救済可能チップを選別する。
 - ③ 本体LSIをベビーボードに仮組み立てする。
- ① 組み立て不良などをチェック後に、エージングを行う。このとき、ベビーボード上のチップからは識別番号を読み出し、ホストコンピュータからは個々のチップに対応した救済データを取り出、ベビーボード上のチップに格納させる。
 - ⑤ テスタによる選別を行う。
- 15 ⑥ ベビーボードから本体LSIを分離する。
 - ⑦ 本体LSIを出荷する。
 - ⑧ 顧客にて本体LSIと同時にプログラムデバイスを回路実装ボード に実装する。
 - ⑨ 本体LSIから識別番号を取り出す。
- - ① 最終ボードをテスタにより選別する。
- 25 以上の各実施例の半導体集積回路装置の製造方法においては、
 - (1) 本体LSIとプログラム専用チップの組み合わせは、プログラ

ム専用チップに登録される本体LSI数であるため、一対一の管理が不要となり、生産性が向上するとともに既存の生産設備の変更が少なくて済む。

- (2) プログラム専用チップにレーザ切断フューズが使用できる。メ タルフューズの他の電気的プログラミング可能な素子に対しての長所は 、標準CMOSプロセスに対して変更が小規模、本体LS1の仕様に合 わせた設計変更が容易であり、プロセスの世代に依存しないことなどで ある。標準プロセスからの変更点は、最終配線層形成とパッシベーショ ン工程である。
- 10 (3) 本体LSIレジスタは、ラッチ回路でよいので面積が小さく、 本体LSIのチップサイズ低減になる。
 - (4) 本体LSIにチップ識別番号発生回路を搭載すれば、本体チップにプログラマブル素子プロセスを追加する必要がない。
- (5) プログラム専用チップの置き換え(リペア)ができる。モジュ 15 ールやポードに実装後に本体LSIに修正や問題が発生した時、プログ ラム内容を変更したチップを交換することで対応できる。
 - (6) ホストコンピュータを中心とした情報の交換を、ネツトワーク を利用して実現することで離れた場所の製造工場を使用することができ 、経済的な生産活動が可能となる。
- 20 第40図は、CMOSインバータの論理しきい値のバラツキを乱数発生器に応用した実施例である。より具体的な実施例として、第39図のような特定用途向けLSIを用いて説明する。このLSIは、玩具用ロボットの制御のためである。現在、市販されている玩具用ロボットは、特に愛玩用飼育ロボットなどは工場出荷時点では、画一的な性格を持っている。しかし、それを実際の生物や動物に似せるために、例えばオスかメスという性別、気性、運動能力いった先天的あるいは遺伝的な特徴

を持たせることで、それを保有する購入者に対し、さらに生き物として の強い感情を抱かさせることができる。

第40図では、先天的な特徴を、プログラムなしでLSIが製造された時に専用LSIに持たせるための最も単純な回路である。これは、2進数で4ビットの乱数を出力するもので、各ビットの出力値は個々のLSIごとにランダムに発生する,例えば、D0はオスかメスを決定する。D1は気性を、D2とD3は飼い主に対する依存度を4段階で決定する。なお、D0とD1、D2とD3に2種類の回路方式を示しているが、基本的に2つのCMOSインバータの論理しきい値の違いを取り出すことは変わらない。

05

10

15

20

25

このような先天的は個性をロボットに持たせることは、他の方法でも可能ではある。例えば、制御プログラムの中身のパラメータを個々に変更することで可能ではある。しかし、それは製造メーカーによりプログラム、つまり人間によって作られたものであるという感覚が否めない。

本実施例で示した方法によると、個々の個性は製造したメーカーにもコントロールできないという、いわば「神の摂理」のようなものが感じられて商品としての価値が高まる。

第41図は、企業間の電子部品調達市場における不正行為や様々なトラブルを軽減することを目的とした、本願発明に係るチップ識別番号発生回路の利用例の他の構成図が示されている。

工場から出荷される半導体LSIには、前記のようなチップ識別番号 発生回路が組み込まれている。工場すなわちメーカは、出荷品全てのチップ識別番号を採取する。チップ識別番号は、ランダムであるので管理 上都合の良いLSI管理番号と対応させる。さらに各種の管理情報、例 えば生産ライン名や製造日などと関連付ける。

第41図の①のように顧客Aに直接納入する場合、製品を梱包したユ

ニット (箱など)番号や顧客番号などの帳票データなどの情報をデータベースの管理情報に追加する。品物を受け取つた顧客Aは、受け入れ検査時にチップ識別番号を全LSIまたは抜き取つたLSIから読み出す。次に顧客Aは、例えばインターネツトなどのネットワークを通じメーカのデータベースにアクセスする。データベースから、入荷したユニットに含まれるLSIのチップ識別番号を取り出し、入荷したLSIから読み出した識別番号と比較する。識別番号どうしが一致すれば、製品の納入が正しいことが確認できる。この手法は汎用品でも顧客カスタム品でも可能であるが、特にカスタム品の場合有効である。

- 10 第41図において、仲介業者(卸業者)が介入する場合を想定してみる。工場出荷は、上記と同じである。受け取った1次卸業者は、通常梱包を開梱しないが、ユニット番号をメーカのサーバに照会すると同時に、次の納品先情報などを登録する。さらに2次、3次の卸業者も同様にする。最終顧客は、前記①と同様に入荷したLSIの識別番号をLSIから読み出し、メーカのデータベースに照会する。以上のシステムを構築することで次のような効果が期待できる
 - (1)納入品の取り違えが防止できる。
 - (2) 仲介業者による中古品の入れ替えなどの不正行為を防止できる。
 - (3) 返品による不良品および中古品の再販を防止できる。
- 20 (4)流通ルートの確認ができる。

05

25

第42図には、この発明に係る半導体集積回路装置の他の一実施例の模試的平面図が示されている。同図は、半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、MCP(Multi Chip Package)型と呼称される半導体装置に適用される。この実施例のMCP型半導体装置においては、2つの半導体チップを積層して1つのパッケージに組み込んだものである。このうち半導体集積回路装置10はベースチ

ップとされて第33図、第34図等の本体LSIとされる。そして、その上に搭載された半導体チップ20が前記プログラム専用チップとされる。この実施例のQFP型半導体装置30Aは、2つの半導体チップ(本体LSI10,フログラム専用チップ)を上下に積層し、この2つの半導体チップを1つの樹脂封止体17で封止した構成になっている。

05

10

15

20

本体LSI10及びプログラム専用チップ20は異なる平面サイズ(外形寸法)で形成され、夫々の平面形状は方形状で形成されている。本実施形態において、本体LSI10の平面形状は例えば4.05 [mm] \times 4.15 [mm] の長方形で形成され、プログラム専用チップ20の平面形状は例えば1.99 [mm] \times 1.23 [mm] の長方形で形成されている。

本体LSI10及びプログラム専用チップ20は、例えば、単結晶シリコンからなる半導体基板と、この半導体基板の回路形成面上において 絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線 層を覆うようにして形成された表面保護膜(最終保護膜)とを有する構成となっている。

本体LSI10の互いに対向する回路形成面(一主面)10A及び裏面(他の主面)のうちの回路形成面10Aには、複数のボンディングパッド11が形成されている。この複数のボンディングパッド11は、本体LSI10の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜で被覆され、この表面保護膜にはボンディングパッド11の表面を露出するボンディング開口が形成されている。

プログラム専用チップ 2 0 の互いに対向する回路形成面 (一主面) 2 25 0 A及び裏面 (他の主面) のうちの回路形成面 2 0 Aには、複数のボン ディングパッド 2 1 が形成されている。この複数のボンディングパッド

2 1 は、プログラム専用チップ 2 0 の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜で被覆され、この表面保護膜にはボンディングパッド 2 1 の表面を露出するボンディング開口が形成されている。

本体LSI10のボンディングパッド11及びプログラム専用チップ 20のボンディングパッド21の平面形状は、例えば65 $[\mu m] \times 6$ 5 $[\mu m]$ の正方形で形成されている。

本体LSI10の複数のボンディングパッド11は、本体LSI10の4つの辺(互いに対向する2つの長辺(10A1, 10A2)及び互いに対向する2つの短辺(10A3, 10A4))に沿って配列されている。プログラム専用チップ20の複数のボンディングパッド21は、EEPROM用チップ20の4つの辺(互いに対向する2つの短辺(20A1, 20A2)及び互いに対向する2つの長辺(20A3, 20A4))に沿って配列されている。

10

15 プログラム専用チップ20は、プログラム専用チップ20の他の主面である裏面が本体LSI10の回路形成面10Aと向かい合う状態で本体LSI10の回路形成面10A上に配置され、接着層15を介在して本体LSI10の回路形成面10Aに接着固定されている。本実施形態において、接着層15としては例えばポリイミド系の接着用樹脂フィルムを用いている。

本体LSI10は、その裏面がダイパッドと向かい合う状態で、接着層を介在してダイパッドに接着固定されている。ダイパッドには4本の吊りリード6が一体化され、これらのダイパッド5及び4本の吊りリード6で支持体が構成されている。

25 樹脂封止体 1 7 の平面形状は方形状で形成されている。本実施形態に おいて、樹脂封止体 1 7 の平面形状は例えば 1 0 [mm] × 1 0 [mm

]の正方形で形成されている。樹脂封止体17は、低応力化を図る目的として、例えばフェノール硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の樹脂で形成されている。この樹脂封止体17の形成においては、大量生産に好適なトランスファモールド法が用いられている。トランスファモールド法は、ポット、ランナー、流入ゲート及びキャビティ等を備えた成形金型を使用し、ポットからランナー及び流入ゲートを通してキャビティの内部に樹脂を注入して樹脂封止体を形成する方法である。

05

10

15

20

25

本体LSI10の周囲には、樹脂封止体17の各辺に沿って配列された複数のリード2が配置されている。複数のリード2の夫々は、内部リード部(インナーリード)及びこの内部リード部と一体に形成された外部リード部(アウターリード)を有する構成となっている。各リード2の内部リード部は樹脂封止体17の内部に位置し、外部リード部は樹脂封止体17の外部に位置する。即ち、複数のリード2は、樹脂封止体17の内外に亘って延在している。各リード2の外部リード部は、面実装型リード形状の1つである例えばガルウィング型リード形状に折り曲げ成形されている。

この実施例では、本体LSI10には、前記のようにCMOSインバータ回路の論理しきい値の大小関係で生成される識別番号発生回路を備えている。このようなCMOSインバータ回路を用いた場合には、本体LSIに動作電圧を供給し、識別番号発生回路を動作させるような制御信号の入力が必要である。そのために、簡単な構成ではあるが特別な電源供給装置と信号読み出し装置が必要になる。

半導体集積回路装置が流通経路にあるとき、その識別番号を知りたい て時がしばしば生じ、その環境のもとでは動作電圧の供給ができない場合も考えられる。本願の発明思想は、半導体集積回路装置の製造工程の

過程で同一の形態からなる複数の識別要素のプロセスバラツキに対応した物理量の大小関係を判定するものである。半導体集積回路装置では、複数のリードを有し、そのリード幅dは一律になるようにプレス等により形成される。

05 しかしながら、複数のリードの幅d1,d2等はプロセスバラツキが 生じるものとなる。そこで、複数のリードのリード幅d1、d2等を光 学装置で測定し、その大小比較を行うことにより、前記CMOSインバ ータ回路の論理しきい値と同様にプロセスバラツキを利用した識別番号 生成に利用するものである。この構成では、測定装置によりリードのリ ード幅を複数個測定し、その大小関係を判定することで前記同様な半導 体集積回路装置に固有の識別番号を判定することができる。

つまり、半導体集積回路装置の出荷前に前記のように16本のリードを決めておいて、そのリードの幅、あるいはリード間のピッチ等を測定し、その位置情報と大小関係をデータベース化して保持させる。リード幅ピッチを測定する場合、リード2がパッケージ17から突出する部分で行うことが望ましい。この測定は、光学装置により単時間で行うことができるから出荷時の識別番号の判定にはさほど時間を要しない。

15

20

25

CMOS回路を搭載しない半導体集積回路装置にも利用できるし、CMOS回路の半導体集積回路装置では、前記CMOSインバータ回路の電気的な識別番号と組み合わせて使用するものであってもよい。このような2通りの物理量のバラツキを総合的に判断して識別番号の判定をより確実にすることができる。

第43図には、この発明に係る識別番号発生回路の他の一実施例の基本的回路図が示されている。前記実施例では、第7図に代表される回路により、複数のCMOSインバータ回路のバラツキの論理しきい値の順番を識別番号とするものであった。これに対して、この実施例では、2

つのCMOSインバータ回路INV1とINV2の論理しきい値の比較 結果を識別番号の1ビットにするものである。この考えは、前記第40 図の実施例でも利用されている。

この実施例では、2つのCMOSインバータ回路INV1とINV2の論理しきい値の比較は、次のようにして行われる。インバータ回路INV1の入力端子と出力端子との間には、短絡用のNチャンネル型MOSFETQ2が設けられる。特に制限されないが、このCMOSインバータ回路INV1の入力端子と電源電圧VDDとの間には、Pチャンネル型MOSFETQ1が設けられる。これらのMOSFETQ1とQ2のゲートには、識別番号回路イネーブル信号ENが供給される。

05

10

15

20

25

上記インバータ回路INV1の出力端子は、上記インバータ回路INV2の入力端子に接続される。このインバータ回路INV2の出力信号は、同様なCMOSインバータ回路INV3ないしINV5の縦列回路からなる増幅回路により2値化されて出力端子OUTから識別番号出力が形成される。

識別番号回路イネーブル信号ENがロウレベルとき、回路は非活性状態であり、MOSFETQ1がオン状態となりCMOSインバータ回路INV1の入力端子には電源電圧VDDに対応したハイレベルが供給される。このとき、MOSFETQ2はオフ状態にされ、インバータ回路INV1の出力信号はロウレベルにされ、以下、インバータ回路列INV2~INV5により、ハイレベル、ロウレベル…のように順次に反転信号が伝達される。

CMOSインバータ回路を構成するMOSFETは、そのゲートバイアス電圧の印加状態によっては、その特性が不所望に変化してしまう可能性を持つ。Pチャンネル型MOSFETとNチャンネル型MOSFETとでは、第19図に対する説明で紹介し、また次の第44図でも説明するよう

なNBTI現象による影響もあり、Pチャンネル型MOSFETの方が比較的大きな特性変動を生ずる可能性が高い。

第43図の識別番号回路の非活性状態時オン状態となるプルアップ動作のMOSFETQ1は、初段CMOSインバータ回路の貫通電流防止の作用と共に、かかる初段CMOSインバータ回路におけるPチャンネル型MOSFETのゲート電位をそのソース電位すなわち電源電位レベルの高電位に維持させることによって、かかるPチャンネル型MOSFETの特性変動を充分に抑える作用を持つ。

05

20

25

識別番号回路が活性化されるとき、つまり識別番号を生成するときには、上記信号ENがハイレベルにされる。これにより、CMOSインバータ回路INV1は入力と出力とがMOSFETQ2により短絡させられて、その論理しきい値電圧に対応した電圧を生成する。CMOSインバータ回路INV1の論理しきい値に対応した電圧は、CMOSインバータ回路INV2は、自身の論理しきい値電圧と上記CMOSインバータ回路INV1の論理しきい値に対応した電圧とを比較する。

上記インバータ回路INV1の論理しきい値がインバータ回路INV2の でれより低い時、その出力電位は、インバータ回路INV2の論理しきい値電圧より高くなる。つづく、インバータ回路INV3、INV3、INV3、INV5によつて上記インバータ回路INV2の出力信号は増幅され、ノードN5の電位はVSS近くになる。上記とは逆にインバータ回路INV2のそれより高い時、その出力電位は、インバータ回路INV2の論理しきい値電圧より低くなる。つづく、インバータ回路INV3、INV3、INV5によって上記インバータ回路INV2の出力信号は増幅され、ノードN5の電位はVDD近くになる。

第44図には、この発明に係る識別番号発生回路の他の一実施例の回路図が示されている。同図においては、動作に特徴があるので、それを説明するために動作状態1と動作状態2に対応した2つの回路が合わせて示されている。

前記第43図で説明した実施例のように、2つのCMOSインバータ回路INV1, INV2の論理しきい値差により識別情報を得るものでは、その差が小さい時でも出力信号の再現性を保証することが重要である。特にPチャンネル型MOSFETのしきい値電圧(CMOSインバータ回路の論理しきい値ではない)は、近年のデバイスで顕著になつたNBTIという現象により変動することを考慮することが必要である。つまり、NBTIという現象により上記の2つのCMOSインバータ回路のうち、一方のCMOSインバータ回路のPチャンネル型MOSFETのしきい値電圧が変動して、かかるCMOSインバータ回路の論理しきい値も影響を受けて、上記2つのCMOSインバータ回路の論理しきい値差が逆転したのでは、それより生成される識別情報の信頼性が低下するという問題が生じる。

この実施例では、かかる識別番号の再現性の保証と、経時変化に対する耐性を高めるためにラッチと帰還経路を加えたものである。つまり、前記のような増幅回路を構成するインバータ回路INV5の出力信号は、スイッチSW1を介してラッチ回路を構成する入力側のCMOSインバータ回路INV6の入力に伝えられる。このインバータ回路INV6の出力信号はインバータ回路INV7の入力に伝えられ、かかるインバータ回路INV7の出力信号がスイッチSW2を通して上記インバータ回路INV7の出力信号がスイッチSW2を通して上記インバータの出力信号は、スイッチSW3を介して前記インバータ回路INV7の出力信号は、スイッチSW3を介して前記インバータ回路INV1の入力に帰還される。

20

25

第44図の動作状態1は、識別情報を生成する動作が示されており、スイッチSW0がオン状態となってCMOSインバータ回路IVN1の入力と出力とを短絡して論理しきい値電圧に対応した電圧を出力ノードN1に生成する。前記のように上記CMOSインバータ回路INV1の論理しきい値に対応された電圧がCMOSインバータ回路INV2に入力されることにより、CMOSインバータ回路INV2の出力ノードN2には、上記論理しきい値電圧の差に対応した電圧が得られ、増幅回路を構成するCMOSインバータ回路INV3~INV5により増幅される。

05

10 インバータ回路INV1の論理しきい値がインバータ回路INV2のそれより低い時、ノードN2の電位は、INV2の論理しきい値電圧より高くなる。つづく、インバータ回路INV3、INV4、INV5によつてINV2の電位と論理しきい値の差は増幅され、ノードN5の電位はVSS近くになる。この時、ラッチ回路のスイッチSW1はオン状態に、スイッチSW2はオフ状態となり、上記オン状態のスイッチSW1を介して増幅信号が伝えられて、インバータ回路INV6の入力ノードN6、インバータ回路INV6の出力ノードN7、インバータ回路INV7の出力ノードN8の電位は、それぞれVSS、VDD、VSSとなる。

20 第44図の動作状態2は、フィードバック動作が示されており、ラッチ回路のスイッチSW1はオフ状態に、スイッチSW2はオン状態となり上記状態が保持される。スイッチSW0がオフ状態にスイッチSW3がオン状態となり、ノードN8の保持電圧がCMOSインバータ回路IVN1の入力にフィードバックされる。

25 これにより、インバータ回路 I N V 1 のゲート入力は、ノードN 8 すなわち V S S電位となる。また、 I N V 2 のゲート入力は、 V D D とな

る。つまり、インバータ回路INV1のPチャンネル型MOSFETの ゲート電位はVSSである。これは、当該Pチャンネル型MOSFET にとって、NBTIを加速させる条件であり、この状態を長く保持する と当該MOSFETのしきい値(論理しきい値ではない)電圧は徐々に 高くなる傾向となる。必ずしも高くなる確証はないが、少なくとも低く なる条件ではない。インバータ回路INV1のPチャンネル型MOSF ETのしきい値が高くなるように変動すると、Nチャンネル型MOSF ETとの関係で相対的にインバータ回路INV1の論理しきい値電圧は 低くなる。

05

10

20

25

一方、インバータ回路INV2のPチャンネル型MOSFETにとつ てみると、ゲート電位はVDDであり、これはNBTIの加速が起こり にくい条件であるため、インバータ回路INV2の論理しきい値電圧の 変化は比較的小さい。すなわち、動作状態2が継続されことによってイ ンバータ回路INV1の論理しきい値は低く変動し、インバータ回路I NV2のそれを維持するため、相対的にもとのしきいい値の差が拡大さ 15 れることになる。これにより、論理しきい値の差が小さい場合でも、再 現性の低い識別ビットの再現性が上がり、経時変化に対し耐性の高い識 別番号発生回路が実現できる。

> なお、インバータ回路INV1の論理しきい値がインバータ回路IN V2のそれより高い時、ノードN2の電位は、INV2の論理しきい値 電圧より低くなる。したがって、フィードバック動作においては、ノー ドN8は増幅されてVDD電位となる。また、INV2のゲート入力は 、VSSとなる。つまり、インバータ回路INV2のPチャンネル型M OSFETのゲート電位はVSSである。これは、当該Pチャンネル型 MOSFETにとって、NBTIを加速させる条件であり、前記同様に この状態を長く保持すると当該MOSFETのしきい値(論理しきい値

ではない)電圧は徐々に高くなる傾向となる。必ずしも高くなる確証はないが、少なくとも低くなる条件ではない。インバータ回路 I N V 2 の P・チャンネル型MOSFETのしきい値が高くなるように変動すると、 N チャンネル型MOSFETとの関係で相対的にインバータ回路 I N V 2 の論理しきい値電圧は低くなる。

05

10

15

20

25

一方、インバータ回路INV1のPチャンネル型MOSFETにとつ、 てみると、ゲート電位はVDDであり、これはNBTIの加速が起こり にくい条件であるため、インバータ回路INV1の論理しきい値電圧の 変化は比較的小さい。すなわち、動作状態2が継続されことによってイ ンバータ回路INV2の論理しきい値は低く変動し、インバータ回路I NV1のそれを維持するため、相対的にもとのしきいい値の差が拡大さ れることになる。これにより、論理しきい値の差が小さい場合でも、再 現性の低い識別ビットの再現性が上がり、経時変化に対し耐性の高い識 別番号発生回路が実現できる。

第44図において、動作状態2が誤った状態にされてしまうことを防ぐ上で、半導体集積回路装置の電源投入毎のような起動時には、半導体集積回路装置における電源リセット回路もしくはイニシャライズ回路のような回路によって先ず第1動作状態が開始され、その後第2動作状態に移行される。これによって、インバータ回路INV6、INV7それ自体の電源起動特性にかかわらずに、適切なフィードバック動作が可能となる。

第45図には、この発明に係る識別番号発生回路の一実施例の具体的回路図が示されている。この実施例では、前記スイッチSW0~SW3としてNチャンネル型MOSFETとPチャンネル型MOSFETとが並列接続されてなるCMOSスイッチが用いられる。また、インバータ回路INV3~INV5の各入力端子には、CMOSスイッチと電源電圧VDDにプルアップ

するPチャンネル型MOSFETが設けられる。

05

10

15

20

25

そして、フィードバック制御信号 FBは、ラッチ回路のスイッチ SW $1 \sim SW3$ の制御の他に、インバータ回路 INV1 の入力と出力とを短絡させるスイッチ SW0 をスイッチ制御にも用いられる。つまり、上記フィードバック信号 FB の反転信号を形成するインバータ回路 INV1 の出力信号は、前記のような CMOS スイッチ $SW1 \sim SW3$ の制御のための他に、ナンドゲート回路 G1 の一方の入力に供給される。このナンドゲート回路 G1 の他方の入力には、前記信号 EN が供給されており、ナンドゲート回路 G1 の出力信号と、インバータ回路 INV9 で形成された反転信号とによってスイッチ SW0 の制御を行う。

この実施例回路では、かかる識別番号回路が搭載された半導体集積回路装置又は半導体チップに電源電圧が供給された状態で、信号ENがロウレベルなら、Pチャンネル型MOSFETQ11~Q15がオン状態となり、各CMOSインバータ回路の入力端子に電源電圧VDDのようなハイレベルを供給する。このとき、信号ENのロウレベルと、インバータ回路INV8による反転信号のハイレベルにより、各CMOSインバータ回路INV2ないしINV5の入力端子に設けられたスイッチがオフ状態になっており、各インバータ回路間の縦列接続が切断されているので、入力端子の電圧レベルは、上記MOSFETQ11~Q15のオン状態に対応したハイレベルにされる。

このことは、半導体集積回路装置や半導体チップに電源供給が行われた状態で、識別番号を取り出さない状態でのCMOSインバータ回路を構成するPチャンネル型MOSFETのしきい値電圧(CMOSインバータ回路の論理しきい値ではない)がNBTIという現象により変動することを防止する上で有益である。

上記信号ENをロウレベルからハイレベルに変化させると、インバー

夕回路INV1~INV5を縦列形態に接続させるスイッチがオン状態となり、ゲート回路G1の出力信号がロウレベルとなってスイッチSW0をオン状態にさせる。これにより、CMOSインバータ回路INV1の論理しきい値電圧と、インバータ回路INV2の論理しきい値電圧との差電圧を増幅した信号がインバータ回路INV5の出力から得られる。信号FBがロウレベルのとき、スイッチSW0がオン状態となっており、かかるインバータ回路INV5の出力信号がラッチ回路を構成するインバータ回路INV6、INV7に取り込まれる。

05

10

15

20

25

上記の状態で信号FBをロウレベルからハイレベルに変化させると、ラッチ回路ではスイッチSW1がオフ状態になり、スイッチSW2とSW3がオン状態となり上記取り込んだ識別情報を保持し、かつそれに対応した信号をスイッチSW3を通してインバータ回路INV1の入力に帰還させて、インバータ回路INV1~INV5の入力電圧を設定して前記のようにNBTIを逆に利用した識別番号の保証ないし安定化を図るようにする。このとき、信号FBのハイレベルによりナンドゲート回路G1の出力信号がハイレベルに戻り、上記インバータ回路INV1の入力と出力とを短絡させていたスイッチSW0をオフ状態にする。

増幅回路を構成するインバータ回路INV4、INV5等は、その入力電圧が論理しきい値電圧との差電圧が大きいので、前記のようにNBTIの影響を実質的に受けることはないと考えられる。しかしながら、インバータ回路INV2、INV3等と同じ回路構成とすることにより、半導体集基板上に回路を形成する上で同じ回路セルを用いることができるので後述するソフトIP技術を利用する上で有益となる。

第46図には、この発明に係る識別番号発生回路の更に他の一実施例の具体的回路図が示されている。この実施例は、前記第44図等に示したような1ビット別識別番号発生回路を拡張したものである。本実施例

は、少ない回路素子により8ビットの識別番号を生成する回路に向けられている。

この実施例では、回路図中の全てのCMOSインバータ回路の定数およびレイアウト形状は同一である。つまり、単位回路(セル)は、CMOSインバータ回路と、その入力端子に設けられたCMOSスイッチと、その入力端子と出力端子とを短絡するCMOSスイッチとから構成される。上記入力端子に設けられたCMOSスイッチにより各単位回路が縦列形態に接続される。同図には4個の単位回路が縦列形態に接続される。4つの単位回路のうち初段回路には、上記CMOSスイッチを介して電源電圧が供給される。

05

10

15

20

上記のような縦列回路が2つ並列に設けられ、対応する位置に配置されたCMOSインバータ回路の2つのCMOSスイッチには、選択信号 X0及びその反転信号X0/~X3及びその反転信号X3/が共通に供給される。これにより、上記単位回路は縦列接続されてなる信号伝達方向と、それと直交する方向にマトリックス状態に配置される。

上記2つの縦列回路の終段回路の出力端子には、スイッチが設けられて、いずれかの縦列回路を選択する選択信号 Y 0, Y 0 / 及び Y 1, Y 1 / が供給される。そして、前記のような増幅回路を構成するインバータ回路 I N V 4 と I N V 5 が設けられて出力端子 O U T から識別番誤出力が出力される。上記インバータ回路 I N V 4 の入力には、前記のような N B T I 対策のために信号 P O N により制御されてインバータ回路 I N V 4 の入力端子に電源電圧を供給する P チャンネル型 M O S F E T が設けられる。

第47図には、前記第46図の実施例回路の動作を説明するためのタ 25 イミング図が示されている。

1) パワーオン信号PONがロウレベルの時、選択信号は、X0~X

3はロウレベル、その反転信号X0/ \sim X3/はハイレベルであり、Y0 とY1はロウレベルであり、その反転信号Y0/とY1/はハイレベルである。CMOSインバータの出力はそれぞれ、INV00、Z0及びINV01、INV21とINV4がロウレベル、INV10、IN

05

10

15

20

25

2)パワーオン信号PONがハイレベルに遷移すると、選択信号X0はハイレベル、X0/はロウレベル、Y0はハイレベル、Y0/はロウレベル、Y0はロウレベルとなる。インバータ回路INV00とINV01の入力は、電源電圧VDDから切断され、それぞれの入力と出力が選択信号X0のハイレベル、X0/のロウレベルよりオン状態にされるCMOSスイッチにより短絡され、インバータ回路INV00とINV01の出力電圧は、論理しきい値に対応した電圧となる。

インバータ回路 I N V 0 0 の論理しきい値 V L T (I N V 0 0) とその次段のインバータ回路 I N V 1 0 の論理しきい値 V L T (I N V 1 0) の関係が、V L T (I N V 0 0) > V L T (I N V 1 0) であれば、インバータ回路 I N V 1 0 の出力電圧は、インバータ回路 I N V 1 0 の 持つ反転増幅作用により、V S S電位側すなわちロウレベル側に大きく振幅する。逆に、V L T (I N V 0 0) < V L T (I N V 1 0) であれば、V D D電位側すなわちハイレベル側に大きく振幅する。インバータ回路 I N V 1 0、I N V 1 1 の出力振幅は、次段のインバータ回路 I N V 2 0~ I N V 3 0、I N V 2 1~ I N V 3 1 でさらに増幅される。

インバータ回路INV30の出力は、選択信号Y0,Y0/で選択されたCMOSスイッチを通り、さらに2段のCMOSインバータ回路INV4とINV5からなる増幅回路を通り、出力端子OUTに出力される。結局、VLT(INV00)>VLT(INV10)であれば、出力端子OUTにはロウレベルが出力され、VLT(INV00)<

T (INV10) であれば、出力端子OUTにはハイレベルが出力される。

3)次に選択信号が遷移し、X0がロウレベル(X0/がハイレベル)に、X1がハイレベル(X0/がロウレベル)になる。インバータ回路INV10とINV11の入力は、X1のハイレベル(X0/のロウレベル)により入力端子に設けられたCMOSスイッチがオフ状態となって前段インバータ回路INV00とINV01の出力から切断され、それぞれの入力と出力がCMOSスイッチにより短絡され、インバータ回路INV10とINV11の出力は、論理しきい値となる。インバータ回路INV10の論理しきい値VLT(INV10)とその次段のインバータ回路INV11の論理しきい値VLT(INV11)の関係が、VLT(INV10)>VLT(INV20)であれば、インバータ回路INV20の出力電圧は、インバータ回路INV20の持つ反転増幅作用により、VSS電位側すなわちロウレベル側に大きく振幅する。逆に、VLT(INV10)<VLT(INV20)であれば、インバータ回路INV20の持つ反転増幅作用により、VDD電位側すなわちハイレベル側に大きく振幅す

05

10

15

る。

結局、VLT (INV10) > VLT (INV20) であれば、出力 25 端子OUTにハイレベルが出力され、VLT (INV10) < VLT (INV10) < VLT (INV10) であれば、出力端子OUTにはロウレベルが出力される。

ここで、CMOSインバータ回路の論理しきい値の前後の大小関係と、 出力端子OUTの値の対応が、上記2)と3)のケースで逆転している 。これは上記CMOSスイッチにより接続されるインバータ回路の数、 つまりは論理しきい値電圧差を増幅するCMOSインバータ回路の段数 が異なることによるものである。

05

10

- 4)次に選択信号が遷移し、X1がロウレベル(X1/がハイレベル)、X2がハイレベル(X2/がロウレベル)になる。インバータ回路INV20とINV21の入力は、前記同様にCMOSスイッチのオフ状態により前段のインバータ回路INV10とINV11の出力から切断され、それぞれの入力と出力がCMOSスイッチにより短絡され、インバータ回路INV20とINV21の出力は、論理しきい値となる。以降の動作は、上記2)に準ずる。
- 5)次に選択信号が遷移し、Xがロウレベル(X2/がハイレベル) **、 X3 がハイレベル(X3/がロウレベル)になる。インバータ回路 I** NV30とINV31の入力は、前記同様にСMOSスイッチがオフ状 15 態となり、前段のインバータ回路 INV20とINV21の出力から切 断され、それぞれの入力と出力がCMOSスイッチにり短絡され、イン バータ回路INV30とINV31の出力は論理しきい値となる。イン バータ回路INV30の論理しきい値VLT(INV30)とその次段 のインバータ回路 INV4の論理しきい値VLT(INV4)の関係が 20 、VLT (INV30) > VLT (INV4) であれば、インバータ回 路INV4の出力電圧は、インバータ回路INV5の持つ反転増幅作用 により、VSS電位側すなわちロウレベル側に大きく振幅する。逆に、 VLT (INV30) < VLT (INV4) であれば、VDD電位側す なわちハイレベル側に大きく振幅する。 25

結局、VLT (INV30) > VLT (INV4) であれば、出力端

子OUTにはハイレベル出力され、VLT(INV30) < VLT(INV4) であれば、出力端子OUTにはロウレベル出力される。

6)次以降の遷移においては、選択信号Y0がロウレベル(Y0/が ハイレベル)で、Y1がハイレベル(Y1/がロウレベル)となり、上記2)~5)に準ずる動作が行われる。これにより、 $4 \times 2 = 8$ ビットからなる識別番号出力が行われる。

05

10

15

20

25

この実施例では、識別番号を生成するインバータ回路と増幅回路を兼ねているいることと、読み出し動作により識別番号がシリアルに出力されるという特徴を持つ。これにより、回路の簡素化が可能となり、1つの端子からシリアルに識別番号を出力させる場合に適している。

第48図には、前記図46の実施例に用いられる単位回路の他の一実施例の回路図が示されている。この実施例は、前記のようなNBTI対策が行われるいる。つまり、インバータ回路の入力端子には、前記のようなインバータ回路を縦列接続するためのCMOSスイッチの他、識別番号回路が非活性状態のときに入力端子を前段回路から切り離すためのCMOSスイッチが追加される。そして、入力端には入力端子に電源電圧を供給するためのPチャンネル型MOSFETが設けられる。

この実施例の単位回路では、パワーオン信号PONがロウレベルのとき、つまり電源電圧が供給されて、識別番号発生回路から識別番号を読み出さない時に、かかる信号PONをロウレベルとして、各インバータ回路の入力端子を前記のような選択信号X0,X0/等とは無関係に前段回路から切り離して、Pチャンネル型MOSFETにより電源電圧VDDを供給するものである。

第49図には、この発明に係る識別番号発生回路の更に他の一実施例の回路図が示されている。この実施例は、前記第46図に示した単位回路を1列に縦列接続し、バイナリカウンタとデコーダを用いて選択信号

を形成するものである。つまり、バイナリカウンタによりカウントアップクロックを計数し、その計数出力を各単位回路に対応して設けられたデコーダに供給し、前記初段回路から順に選択信号 X 0 (X 0 /) ないし X n (X n /) を生成する。

95 第50図には、この発明に係る識別番号発生回路の更に他の一実施例の回路図が示されている。この実施例は、前記第46図に示した単位回路を1列に縦列接続し、シフトレジスタを用いて選択信号を形成するものである。つまり、各単位回路に対応してシフトレジスタ(1段分)を設けて前記選択信号を順次にシフトして初段の単位回路から順に前記のような選択動作を行わせるようにするものである。

第49図及び第50図のいずれの実施例でも破線で囲んだものを一つの単位回路とすることで、設計や拡張、実装が容易になる。特に第50図の実施例回路においては、識別番号のビット数を拡張する場合、単位回路の縦列接続線、シフトクロック及びリセットからなる3種類の信号線を連結するだけでよいので、チップ実装に関して自由度が高いため、後述するようなソフトIPに好適である。

15

20

25

第51図には、この発明が適用される半導体集積回路装置又は半導体チップの一実施例の回路レイアウト図が示されている。同図は、一般的なシステムLSIチップを模したものであり、チップ周辺部には、通常I/Oセル(入出力回路)が設けられ、内蔵回路はシステムLSIの機能に応じた回路が複数個設けられる。

第52図には、上記I/Oセルの標準的な一実施例のブロック図が示されおり、出力バッファ回路、入力バッファ回路及びこれらに対応して設けられるボンディングパッド (PAD) から構成される。上記出力バッファ回路と入力バッファ回路は、入出力制御信号により制御されて入力動作又は出力動作が行われる。

第53図には、この発明に係る半導体集積回路装置又は半導体チップに設けられる I / O セルの一実施例の回路レイアウト図が示されている。この実施例では、出力MOSFETを駆動するための出力プリバッファ回路が設けられる。前記第52図の出力バッファ回路は、上記出力プリバッファ回路と出力MOSFETにより構成される。

05

10

ワイヤボンディングのためにボンディングPADは、比較的大きな占有面積を持って形成される。これに適合するように出力MOSFET及び出力プリバッファ回路及び入力バッファ回路がレイアウトされる。これにより、ボンディングパッドのピッチに対応してI/Oセルを効率よく配置させることができる。

このように I / O セルは、比較的大きな占有面積を持つようにされるので、出力プリバッファ回路又は出力MOSFETの一部に斜線を付したように前記実施例に示したような 1 ビット識別番号発生回路を嵌め込むようにすることができる。

15 第54図には、この発明に係る半導体集積回路装置又は半導体チップに設けられる出力バッファ回路の一実施例の回路図が示されている。この実施例では、出力バッファ回路に前記1ビット識別番号発生回路が付け加えられる。

この実施例では、識別番号回路イネーブル信号が活性化した時(その時、正規の出力イネーブルは非活性)、正規出力バッファ回路に並列に設けられたバッファから1ビットの識別番号を出力する。このバッファは、駆動能力が小さくてもよいから正規回路の出力MOSFETに比べて小さいサイズのMOSFETで足りる。この構成においては、識別番号を出力するための特別な出力端子が不要となり、半導体集積回路装置又は半導体チップに設けられた多数の入出力端子又入出力パッドを利用して多ビットからなる識別番号を取り出すようにすることができる。

第55図には、この発明に係る半導体集積回路装置又は半導体チップに設けられる出力バッファ回路の他の一実施例の回路図が示されている。この実施例でも、出力バッファ回路に前記1ビット識別番号発生回路が付け加えられる。この実施例では、正規出力バッファ回路を利用して識別番号が出力される。つまり、出力プリバッファ回路にゲート回路を追加して正規出力と識別番号とを選択的に出力させるようにするものである。識別番号回路イネーブル信号は、LSIの専用ピンから生成されてもよいし、特別のDFT機能によって生成されてもよい。このことは、前記第54図の実施例でも同様である。

05

20

25

近年、ロジックLSIにおいてJTAG(Joint Test Action Group)の採用が広がっている。JTAG規格の中にも、LSIの識別番号を登録し、読み出すIDCODEという機能がある。しかし、ビット数が32ビットと少なく、しかも各ビットがデバイス及び製造メーカーなどを識別するようビット構成が細かく規定されているため、個々のチップの識別番号として使うことはできない。

第56図には、この発明に係る半導体集積回路装置の一実施例の概略 構成図が示されている。この実施例ではJTAGのインターフェイスを 利用して識別番号の出力を行うように工夫されている。

JTAG対応デバイス(半導体集積回路装置)には、半導体集積回路 装置本来の機能を行うための内蔵ロジックの他に、バウンダリスキャン レジスタ、インストラクションレジスタ、オプションレジスタ及びバイ バスレジスタと、これらを制御するTAPコントローラによって構成さ れるテストロジックが内蔵される。

テストロジックに対する命令やテストデータ、テスト結果のデータなどの入出力を行うシリアルインターフェイスは、TAP(Tset Access Port)と呼ばれ、5本の信号線を持っている。この信号線を外部のホス

トコンピュータ等で制御することによりJTAGテストが実施される。

第57図には、この発明に係る半導体集積回路装置の基本的にJTAGセルの一実施例のブロック図が示されている。この実施例では、JTAGのバウンダリスキャンレジスタを構成するセルに1ビット識別番号発生回路が組み込まれる。JTAGセルは、前記第51図等のI/Oセルに組み込まれることもあれば、内蔵ロジックに組み込まれることもある。

05

10

バウンダリスキャンレジスタのセルに、内蔵ロジックからの信号と1 ビット識別番号発生回路で生成した識別情報とを切り替えて入力させる 回路を付加することより、バウンダリスキャンレジスタのシフト動作を 利用したシリアル出力を行うようにすることができる。

第58図には、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の一 実施例を説明するための構成図が示されている。

15 この実施例では、LSIを3つ(A~C)、それぞれのJATGセル (バウンダリ・スキャン・レジスタ)が7個、7個、9個とし、各セル 中にデータの流れを示すためにデータの番号の数字が付されている。そ して、同図には、代表としてLSI-Bに搭載された識別番号発生回路 (ID-ROM) からの識別番号を読み出す動作の例が示されている。

20 状態1は、初期状態でありJTAGでの動作状態が示されている。

状態2は、例えばJTAGのプライベート命令により、LSI-BのTDOが、JTAGセルから切り離され、代わって識別番号発生回路ID-ROMに接続される。

状態 3 では、J T A G のシフト命令により、識別番号発生回路 I D − 25 R O M がシフト動作を行って識別番号が、逐次 T D O から出力される。 同図においては 3 ビットの識別番号情報 (I 、 II 、 III) が送り出された

状態を示している。なお、各LSI内のJTAGセルは、通常と同じく 右へシフトしてLSI-Cを通してLSI-Bの識別番号が出力される ことになる。

この識別番号を取り出した後は、図示しないけれどもプライベート命令モードから通常自動モードに戻り、TDOがJTAGセルに接続される。上記の動作では、LSI-BのJTAGセル情報⑨、⑩、⑪は欠落するが、必要ならその後に通常モードでシフトを繰返すことでセル情報
⑨、⑩、⑪をセットすることができる。

第59図は、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の他の一実施例を説明するための構成図が示されている。前記第58図の実施例と異なるのは、状態3において、LSI-CのJTAGセルのみがシフトしていることである。これにより、前記第59図の実施例において生じたLSI-BのJTAGセル情報⑨、⑩、⑪の欠落がなくなり、あかたかもID-ROM情報がLSI-BとLSO-CのJTAGセル情報の間に挿入された結果とすることができる。

第59図は、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の他の一実施例を説明するための構成図が示されている。この実施例の識別番号発生回路(ID-ROM)は、前記第57図に示した識別番号発生回路に対応している。

状態1は初期状態である。

05

20

25

状態2では、例えばJTAGのプライベート命令により、1ビット識別番号発生回路の情報をLSI-BのJTAGセルに転送する。この時、LSI-BのJTAGセル情報⑨⑩⑪は上記の識別情報の転送動作によって置き換えられるので破壊される。

状態3では、JTAGのシフト命令により、ID-ROMの識別番号が、逐次LSI-BのTDOから出力される。

第61図は、この発明に係る半導体集積回路装置のバウンダリスキャンレジスタのシフト動作を利用した識別番号のシリアル出力動作の他の一実施例を説明するための構成図が示されている。この実施例においては、識別番号専用のシフトレジスタ(IDレジスタ・セル)が組み込まれたものである。

状態1は初期状態である。

05

10

15

状態2では、例えばJTAGのプライベート命令により、LSI-B のTDOは、JTAGセルから切り離され、別番号専用のシフトレジスタの先頭に接続される。また、識別番号専用のシフトレジスタの最後尾は、LSI-BのJTAGセルの先頭が接続される。この時同時に、識別番号専用のシフトレジスタには識別番号がセットされる。

状態3では、JTAGのシフト命令により、ID-ROMの識別番号が、逐次LSI-BのTDOから出力される。同時に、LSI-AのJTAGセル情報が、LSI-BのJTAGセル情報と識別番号専用のシフトレジスタにシフトインされる。

図示しないけれどもさらにシフトをつづけ、LSI-Bの全ての有効なJTAGセル情報がシフトアウトされた後、初期状態に戻す。

20 第62図には、この発明に係る識別番号発生回路の更に他の一実施例の回路図が示されている。この実施例は、前記のようなCMOSインバータ回路INV1とINV2の論理しきい値電圧差を増幅回路で増幅した識別情報を、ナンドゲート回路からなるラッチ回路に保持させる。つまり、第1書き込み信号WRITE1のハイレベルより、上記インバータ回路INV1とINV2の論理しきい値電圧差に対応した2値の識別情報をラッチに入力する。

次に、上記第1書き込み信号WRITE1をロウレベルにして、上記2値の識別情報をラッチ回路に保持させるとともに、上記インバータ回路INV1、INV2及び増幅回路からなるインバータ回路列には、入力段のインバータ回路INV1の入力にプルアップMOSFETで形成されたハイレベルを供給する。

05

10

15

次に、第2書き込み信号WRITE2と高電圧VPPとを用いて上記ラッチ回路の保持情報を、例えばヒューズ(FUSEや、EEPROM等からなる)不揮発性のプログラマブルデバイスに書き込む。そして、識別番号を必要とするときには、信号RDによりプログラマブルデバイスをアクセスして上記書き込まれた識別番号をリードデータとして出力させる。

この構成は、上記第1書き込み信号WRITE1でのインバータ回路 INV1とINV2の論理しきい値電圧差に対応した識別情報が別の不 揮発性回路に記録されるので、前記のようなNBTIの影響を受けることなく、識別ビットの再現性を維持し、経時変化に対しも耐性の高い識別番号発生回路を得ることができる。

以上の実施例のようにCMOSインバータ回路の論理しきい値のバラッキを用いた識別番号発生回路では、各素子のしきい値の大きさの順番を識別情報の源としている。

20 第63図及び第64図に4つの識別番号の例が示されている。第63 図は、それらのしきい値の順位をグラフ化したものであり、第64図において、被識別番号の素子(CMOSインバータ回路)は、16個の素子の中で最も順位が高く、素子10は最も順位が低い。これは、素子1の論理しきい値が最も高く、素子10の論理しきい値が最も低いことを意味している。さて、この素子1と素子10に注目すると、素子1に最も順位が近い素子は素子5であり、素子10に最も順位が近いものは素

子9である。

25

本願発明に係る識別番号発生回路では、CMOSインバータ回路の論理しきい値のバラツキ方を順位化しているので、例えば素子1と素子5の間にどれくらいの論理しきい値電圧の差が存在するかは不明である。

05 同様に素子10と素子9の間についても不明である。また、それらの差が極めて僅かである場合、試験条件などで素子1と素子5順位が入れ替わる可能性がある。しかし、素子1と素子10が入れ替わる可能性は極めて低いものと考えられる。それは、第63図のグラフからも理解することが容易である。

10 照合時に取得される被識別番号というのは、過去において少なくとも 1回以上取得され、データベースに格納されており、被識別番号と非常 に類似した形で存在しているはずでる。類似とは、前述のように、本願 発明の識別番号発生回路において、経時変化等の影響を受けて完全に識 別番号が再現されない場合を考慮したものである。このように一部に C MOSインバータ回路間でのバラツキ方を順位が入れ替わっても上述の ように、第64図の例では、少なくとも素子1と素子10の順位に関し ては、過去に取得された識別番号も最新の被識別番号もその大小関係は 変化していないことが容易に推定できる。

第65図には、この発明に係る識別番号発生回路で生成された識別番 20 号の高速識別番号照合(検索)アルゴリズムの一実施例を説明するため のフローチャート図が示されている。第66図には、それに対応した構 成図が示されている。

①被識別番号を読み込みステップでは、"0"と"1"からなる前記 1ビット識別番号発生回路においてそれぞれから生成された連続データ である。

②順位解析ステップでは、上記データを順位を表わす数字に変換する

。つまり、前記第64図のような1ビット識別番号発生回路の順位が数字に変換される。

③最大最小素子抽出ステップでは、順位を解析して、最大順位の素子 と最小順位の素子の番号を抽出し記録しておく。

05 ④において管理台帳から、登録済みの識別番号を一つ取り出す。

10

15

25

⑤において、上記の登録済み識別番号の中の、上記で記録した最大と最小の素子番号にあたる素子番号の順位を取り出す。例えば、前記第64図の例では、識別番号1は最大が1、最小が10であるが、1と10という数を比較すると大小の関係が逆転している。これは、順位がバラッキなどによる変動をはるかに越えた現象であるため、被識別番号を識別番号1は異なるチップから採取されたものと容易に推定できる。よって、識別番号1は、不適合と判定され、その後の詳細な照合検査を省略する。

上記において適合と判定されたものは、⑥と⑦におて詳細検査を行う。基本的に、前記実施例と同様であるため割愛する。最も類似性の高い識別番号を一致候補とする。なお、⑤において、順位の大小比較では確率的に適合と、不適合の発生する割合は5割づつであるから、詳細検査が省略される効果もほぼ5割である。

そこで、この実施例では、1組の大小比較であるが、これを2組とす 20 ることで、上記効果をさらに2倍にすることが期待できる。ただし、これを増やすと、大小比較の処理自身が増大し効果を押し下げる可能性も あるので、識別番号の桁数や、識別番号の総母数との兼ね合いで選択することが望ましい。

第67図には、この発明に係る識別番号発生回路を組み込んだ半導体 チップの回路設計方法の一実施例のフローチャート図が示されている。 この実施例のような回路設計ソフトウェアをデザイン企業や製造専門企

業に提供する。あるいは、同一機能をEDAベンダのツールに組み込むようにするものである。

(1) メニューをプルダウンして選択する。

10

- (2)メニューデータが生成される。2回目以後は、このメニューデー 05 タを指定するだけで所望のIPを選択できる。
 - (3) メニューデータを分析し、違反などを検出する。
 - (4)メニューデータに従い、必要な情報を、ローカルデータベースから取り出す。ローカルデータベースにない最新の情報は、インターネット等のネットワークを介し、製造専門会社のデータベース等から取得する。
 - (5) データベースから収集した情報をもとにに、ソフト I Pに必要な データを生成処理を行う。
 - (6)ソフトIPが生成可能か判断する。不可能であれば、ハードIP 設計を選択する。
- 15 第68図には、この発明に係る識別番号発生回路を内蔵したLSI設計方法の一実施例のフローチャート図が示されている。この実施例では、特に制限されないが、特定用途向けLSI(ASIC)の設計フローに向けられている。

論理合成ツールは、前記第67図に示した設計フローでのソフトIP 生成の判断結果により、真理値表やRTL記述、状態遷移図などからゲートレベルの論理回路(ネットリスト)を生成する。また、図示していないが、多くの場合、RTLなどは、VHDLやVerilog HDL等の機能記述言語をもとに生成される。論理合成の際必要とされるのは、セルライブラリ情報であり、これにはトランジスタレベルの接続情報や、

25 ディレー情報、レイアウト情報などが含まれている。また、通常RTL などには、制約情報と呼ばれるタイミング誤差許容値やレイアウト配置

間隔、最大信号配線長などの情報が付加されている。DFTツールはゲートレベルの論理回路にLSIの検査に有効な診断論理を付加し、自動配置配線ツールによって最終的なレイアウトデータを作成する。

セルライブラリに登録されているセルの種類は、インバータやNAND (ナンド)、フリップフロップなどの最も基本的な回路構成要素が主なものである。一般にセルライブラリのデータ、例えばレイアウト情報などは人手により作成される。しかし、規模が大きい物や、例えばメモリのように基本的な機能は変わらないがその構成がわずかづつ異なる物については、自動セル生成ツールやラムコンパイラなどが用いられることがある。

05

10

15

20

25

ここで、本願発明でいうハードIPとソフトIPについて簡単に説明する。現在、半導体産業において、特に特定用途向けLSI設計製造においては、顧客(例えばゲーム機や自動車メーカなど)から受けた仕様をもとに、設計から製造までを1つの企業で行う総合企業形態と、設計だけを専業とするいわゆるLSIデザイン企業と、製造を専業とするいわゆるファンドリ企業によって分業化される形態に分類される。

また、最近では分業化の流れに乗り、IPを供給する企業(IPベンダ)やそれらの流通市場や、標準化支援団体などが生まれている。IPはLSIの設計効率を向上する上でも重要な存在となってきており、総合企業においても無視できないものとなっている。

IPには、大きくハードIPとソフトIPと呼ばれるものがある。両者の違いを、LSIデザイン企業とファンドリ企業による分業形態を対象した場合を比較してみる。LSIデザイン企業(ファブレス企業)は、顧客の仕様をもとに第68図のVHDLやVerilog HDL等の機能記述言語を用いたデータや、真理値表やRTL記述、状態遷移図などのデータ、制約情報などを作成する。ただし、顧客自身が、これらのデー

タまで作成しLSIデザイン企業に渡す場合もある。

05

10

15

次にLSIデザイン企業は、冒頭で述べた論理合成ツールを使用してネットリストを作成する。論理合成の際に、用いられる回路素子は、セルライブラリに登録されているものに限られる。それらは、製品を製造する製造専門会社が認定したものであり、一般に製造会社が自ら提供するのは、先に述べたインバータ回路やNANDゲート回路のような基本的なものである。

ただし実際には、製造専門会社も、自社の競争力をたかめるため、より複雑なものを提供している。しかし、製造専門会社だけで、例えばPLLやSRAM、演算回路など複雑で高機能な回路を準備することは困難であるため、それらを設計し供給するIPベンダが多く登場する。IPの中でもPLLなどは、回路自身が複雑で、かつ使用するプロセスに特性が大きく依存するため、IPベンダは一般的にハードIPという形で供給する。ハードIPは、簡単にいうとセルライブラリに、IPベンダが設計したセルレイアウトが登録されるものである。それ故、ハードIPベンダはハードIPを供給する場合に、製造専門会社はもちろん、そのプロセス世代毎にもIPを変更し、製造会社の認定を受け、さらに各LSIデザイン企業の持つセルライブラリに登録してもらわなければならない。

20 一方、ソフトIPの場合、IPベンダは、先のVHDLやVerilog HDL等の機能記述言語を用いたデータや、真理値表やRTL記述、状態遷移図などのデータ、制約情報などを、LSIデザイン企業やファンドリ企業、あるいはその上の顧客に供給するのみである。そのため現在、特定用途向けLSIの市場では、ソフトIPの普及が先行しており今後もその優位性は変わらないと考えられる。また、ラムコンパイラもあくまでセルライブラリの部品の作成を自動化するものであり、ハードI

Pの範疇に含まれる。

05

10

15

20

25

上記のように、ハードIPによる供給形態は、IPの流通や普及の点で劣り、さらにハードIPを供給する側にもプロセス毎の設計変更などの負担などの短所がある。対して、この実施例の識別番号発生回路、特に第49図や第50図に示したような回路は、その心臓部でさえインバータとパストランジスタのみであり、むろんその他は標準的な論理素子で構成されているためソフトIP化が比較的容易である。例えば、セルライブラリにCMOSインバータ回路(当然ある)とCMOSスイッチ(パストランジスタ)が既に登録されていれば、RTL記述のみでIPを設計企業に供給できる。仮にパストランジスタが標準で登録されていない場合、新たにパストランジスタのみを登録する必要があるが、その規模は極めて小さい。

また、自動配置配線処理は配置や配線の結果が不規則でることが弱点として上げられるが、例えば、2つの識別用インバータが極端に離れた位置に配置されることも起こり得る。すると、回路図の信号Pと信号PPの配線長が長くなり、周辺からの雑音の影響を受けやすくなる。これを低減するために、配置配線処理において、配置や信号線長の制限を与えることが有効である。また、この部分だけを、セルライブラリに登録された標準セルを組み合わせて新たなセルとして登録することも有効である。むしろカウンタやデコーダなどは、自動配置配線などで作成した方が効率的である。

近年、LSIにID番号や各種の固有情報(以降、これを一般情報と呼ぶ)などを組み込む応用例が増えている。例えば、製品の製造ライン番号や、製造週番号、製品のグレード、製造管理情報であったりする。これらは、一般にレーザフューズやEPROMなどを用いてID番号をプログラムしている。このプログラムにおいて、当然レーザプログラム

のミスはあってはならないし、しかも、レーザフューズ方式は、ほとん どウェハ状態で加工されるが、レーザ工程以降の工程で変化してもなら ない。その情報が、生命・財産にかかわる内容のものであればなおさら 重要である。

05 しかし、プログラム後ダイシングされチップがひとつひとつばらばらな状態では、レーザプログラム時に書き込まれた一般情報は読み出すことはできても、それが正しいかどうかを確認することは、非常に困難であるという重要な問題がある。その対策として次のようなものが考えられる。一つには、パリティビット付加し、データの変動を検出するものである。パリティ検査のための機能は、チップに内蔵してもよいが、測定器において判定してもよい。

しかし、厳密な意味で、チップに書き込まれているデータを確認した ことにはならない。

他の一つは、読み出した情報の信頼性を確保するため、何らかの方法 で読み出した一般情報を記録する仕掛けを作り、情報の重複を確認する 方法である。この方法では、最悪重複したチップを全て不良品扱いとす ることで製品の事故は防ぐことができる。しかし、現実には複数のチッ プの読み出し情報が重複した場合、どれが正しいものであるか確認は困 難であり、チップの管理及び処置が複雑となる。

20 つまり、先に上げた問題の本質的な解決方法は、いったんばらばらに されたチップを識別し、そのチップの正しい情報を知り得て、それと比 較することであると考えられる。

そこで、チップに固有の識別番号を付け加え、その情報を元に正しい 番号をデータベース等から得るという発想も考えられるが、それ自体を 同じレーザフューズで書き込んでも、それはいたちごっこになるだけで ある。

25

一方、情報論(例えば、情報論: 瀧康夫著、岩波新書刊)によれば、符号間の距離(例えばハミング距離)が大きければ、それらに雑音が乗っても、元の情報の変化の検出とさらに修復も可能であるということが周知(例えば、誤り訂正符合とその応用: 映像情報メディア学会編、オーム社刊)である。ここでは符合とは、レーザフューズで書き込んだ情報であり、雑音とはその一部が変化したことに相当する。

05

10

15

20

25

つまり、上記固有情報に、符号間の距離の大きなチップ固有識別番号を加えることで、全体の情報の一部が多少変化しても、他の識別番号すなわちチップと十分区別できるようになる。そこで、本願発明に係る識別番号発生回路の利用が有効となるものである。

第69図には、この発明に係る識別番号発生回路内蔵の半導体チップを用いた半導体集積回路装置の製造方法の一実施例のフローチャート図が示されている。

一般情報とチップに符号間の距離の大きな固有の識別番号を合わせた 情報(以降、これを管理情報と呼ぶ)を指示されたウェハ上のレーザフューズにプログラムする。固有識別番号は、内蔵の識別番号発生回路で 生成されたものが用いられる。

一般情報と固有識別番号は、管理情報として、データベース上に保存 され管理される。管理情報は、例えば一般情報+チップの識別番号から 構成される。

半導体集積回路装置又はICカードの組み立て後の検査工程では、管理情報を読み出してデータベースを参照し同一の管理情報があるか確認する。同一の管理情報がデータベース内に存在すれば、レーザによるプログラムは正しいと判定される。同一の管理情報がデータベース内に見付からない時は、最も類似した管理情報を抽出する。次に、読み出した情報と抽出した管理情報のそれぞれの一般情報どうしを比較する。

この読み出しの際、一般情報の部分については、例えば電源電圧条件を変えるなど複数の条件で読み出し、固有識別番号については1回のみ読み出すことで、短時間にデータの書き込みが十分安定しているか確認することができる。なお、試験中は高速にデータベース上の管理情報との照合を行う必要がある。例えば、検査が始まる前に予め参照される管理情報のデータを試験装置に付随するワークステーション等に格納しておいてもよい。

05

10

20

上記の方法によって、プログラム情報の迅速で正確な確認が出来るようになる。しかも、固有識別番号の書き込みをレーザフューズ等で逐一行うと、加工時間とチップ面積の増加をもたらす可能性があるが、本願発明に係るCMOSインバータ回路論理しきい値のバラツキを用いたチップ識別番号発生回路を用いることで、簡単にしかも自動的に固有識別番号を得ることができる。

つまり、レーザプログラムに先立つ、プローブ検査等で取得されたチップ識別番号および、ロットやウェハ等の情報を、管理情報データベースに登録する。指示されたウェハ上のチップに対応する管理情報をレーザフューズへ書き込むというものである。

第70図には、この発明に係る識別番号発生回路を搭載した半導体チップを用いた半導体集積回路装置の組み立て工程(いわゆる後工程)の 一実施例のフローチャート図が示されている。

- (1) プローブ検査では、識別番号発生回路による I D番号、ロット名 、ウェハ番号、チップ番号等をデータベースに登録する。
- (2) 登録時に既に登録された I D番号に類似した新たな I D番号が発生した場合、何らかの警告を発しチップを処置する。
- 25 (3)組み立て試験以降の工程では、既にチップはダイシング工程にて バラバラに分かれているため、識別番号発生回路による I D番号と、工

程番号、当該工程ロット名をデータベースに登録する。

05

25

(4) 本願に係る識別番号発生回路によって取得できる I D番号は、組み立て工程の機械的、熱的ストレスやバーイン工程の電気的ストレス等で変動する可能性があるため、最新検査工程で取得された I D番号をデータベースに格納する。

- (5)後工程内のチップ追跡の必要がない場合、最終出荷選別工程での み識別番号発生回路による I D番号を取得しデータベースに登録する。
- (6) 各試験工程で、不良になったチップの既取得 I D番号情報は、削除するか印を付けて以降の検索処理時間を軽減する。
- 10 (7)マーキング工程では、製品を製造したラインを示す記号や番号、製造した時期を示す年番号や週番号が刻印されることがある。個別サンプルの識別を行う上で、これらの刻印は検索のための情報となる。そこで、出荷選別2では、識別番号発生回路によるID番号とこららの刻印情報をデータベースに登録する。共通の刻印情報を持つチップでは、識別番号発生回路によるID番号に同一あるいは類似しても構わない。すなわち、各チップに搭載する識別番号発生回路によるID番号の識別能力を抑えることが可能で、識別番号発生回路の規模および識別番号のビット数を削減できる。
- 20 (8) 各工程毎の識別番号発生回路による I D番号の登録時に、I D番号をもとにロットの混入・混合を検出し、何らかの警告を発する。

この実施例では、全ての工程とデータベース間がオンラインで直結しているが、現実には立地条件により通信回線による接続が困難である場合や、通信速度が遅い、バッチ処理が介在するなどの理由でリアルタイム性に欠けるような状況が発生する。そのような場合、いったんローカルなデータベースに蓄える。さらに、即時性が必要でない場合、記憶媒

体に保存し、データベースまで輸送するか、現物と一緒に、次工程に搬送する。

各工程の試験装置や処理計算機などの制約などによって、データベースに集められるデータの形式が異なる場合がある。そのような場合、データフォーマットのを変換する処理を、データベース登録直前に挿入すればよい。

05

10

15

20

25

第71図と第72図には、この発明に係る識別番号発生回路のビット数を減少させる方法の一実施例の構成図が示されている。第71図には、識別番号発生回路のビット数を低減させる登録方法、第72図には、その照合方法が示されている。

世の中に半導体集積回路装置等の製品が出荷されユーザで使用中に不良となった場合に、返品され不良原因調査を行う場合にも本願発明に係る識別番号発生回路が有効に機能する。この場合には、出荷時に識別番号を管理するデータベースへ登録し、もし不良で製品が戻ってきた場合にその製造過程のデータを調査する。このときに、不良品がどの管理番号の製品であるかを照合する必要がある。製品の出荷数が多ければ、以下のような状況が発生する。

識別番号の識別可能数は識別番号発生回路のビット数に依存しておりビット数が多ければ識別の確度は向上するが、それだけ識別対象データ数は多くなる。製品の識別を行う上で、識別対象数が多くなれば、比較照合するためにデータベース上の多くのデータを読み出し、かつ照合演算を実行する必要がある。そこで、比較照合処理の時間やシステムへの負荷を軽減するために、第71図のように識別番号グループを示す情報を別途定義する。これにより第72図のように照合データ数の範囲を、少なくすることができる。

このような識別番号のビット数を低減させるための識別番号グループ

は、一般的なロット、マークと呼ばれている情報が使用される。この情報と識別番号との組み合わせで製品がユニークに管理できるように管理することができる。また、出荷後の製品を管理するだけのデータベースにおいては、不良となったチップの情報を削除し管理コストを削減する。の識別グループでデータベース上の膨大なデータの中から照合対象を減らし、処理時間、システム負荷を減らすことができる。

05

10

15

20

第73図と第74図には、この発明に係る半導体集積回路装置に搭載された識別番号発生回路を利用した検査方法を説明するための構成図が示されている。第73図は、識別番号取得工程が示され、第74図は、検査工程が示されている。

第73図に示した製造過程の終了に近い段階で、識別番号発生回路はその機能が利用できるため、何回かの検査工程の前に識別番号取得工程を設け、まず最初に、製品の識別番号と管理番号・品種などの後の工程で必要となるデータをデータベースへ登録する。ただし、識別番号発生に関する最低限の動作が可能なデバイスに限られる。

第74図に示した以降の各検査工程では、まず製品の識別番号を読み出し、データベース上の識別番号と照合し管理番号を取得する。この管理番号から品種や検査仕様のデータを一意に決定し、検査装置へ転送する。検査装置は個々の製品毎に与えられた検査仕様で検査を行うことができる。この構成の利点は、各検査工程では、品種や検査仕様あるいはその他の付随データを最初の識別番号取得工程のみでデータベースに与えれば、その後の各検査工程あるいは製造工程において与える必要がないため生産の効率を上げることができる。

第75図には、この発明に係る半導体集積回路装置に搭載された識別 25 番号発生回路を利用し各検査工程で半導体チップ毎の特性データの相関 を管理する方法を説明するための構成図が示されている。

半導体製造における各検査工程で得られる特性データ(測定値)は、 各工程で得られるが、その特性データの変化を分析することがある。これらの特性データを管理するために識別番号を使用しチップ毎に各工程 毎の特性データをデータベースに格納する。この時、データベースの識別番号も、最新の工程で得られた識別番号で更新することで回路の動作 変化による識別番号の変化をデータベースに取り込む。

05

10

15

20

従来は、プローブ検査と完成品検査との相関は、ロット単位に複数チップをグループとして相関を取るしかなかった。今回は各チップ毎に各工程間の特性データ変化の相関を取ることができるため分析の精度を上げることができる。

第76図には、この発明に係る半導体集積回路装置に搭載された識別番号発生回路を利用し前工程でウェハを自動で管理する方法を説明するための構成図が示されている。

TEG上にウェハを識別するための識別番号発生回路を設け、最初の配線工程で、その機能が完成する場合に、個々のウェハをその識別番号で管理することができる。これによりウェハに管理用の夕グを付けることが不要であるし、ウェハの製造工程を管理するシステムへの情報入力も不要になる。

識別番号発生回路の機能が有効となり、かつ、それ以降の各工程でそのウェハが処理される製造装置・検査装置に識別番号読み取り機構が付いていれば、読み取った識別番号でデータベースにアクセスすることで、自動でそのウェハの情報を装置に設定することが可能である。また、そのウェハを処理したときの製造条件や検査データをデータベースへ自動で格納することもできる。

25 識別番号読み取り機構は、パソコンから制御可能な電源と識別番号発 生回路を機能させるための信号生成とその出力(識別番号)を読み取れ

るボードとソフトウエアで構成できる。TEGと信号の入出力するためのプローブも必要である。

第77図には、この発明に係る半導体集積回路装置に搭載された識別番号発生回路の識別番号の格納・検索方法を説明するための構成図が示されている。

05

10

20

25

この実施例では、識別番号の上位Nビットを取り出しインデックスとしてデータベース上のテーブルフィールドに格納・管理する方式を採ることにより検索スピードの向上、システムへの負荷低減が行える。比較対象の識別番号とデータベース内の識別番号群との比較方法で、比較対象の識別番号の上位ビットをまず抽出し、この値をデータベース上のインデックス値と一致する条件でテーブルを検索する。次に、ここで得られた識別番号群に対して1件づつ識別番号距離を求めて最小のものを一致識別番号と判定する。これにより、テーブル上の全件の識別番号を比較することなく該当データを見つけ出すことが可能である。

15 第78図には、この発明に係る半導体集積回路装置に搭載された識別 番号発生回路の識別番号の格納・検索方法の他の例を説明するための構 成図が示されている。

識別番号の検索範囲を限定してデータベースの識別番号群と比較する方式を採用することにより検索スピードの向上、システムへの負荷低減が行える。比較対象の識別番号とデータベース内の識別番号群との比較方法で、比較対象の識別番号に対して揺らぎによる許容範囲の上限・下限をデータベース検索条件としてテーブルを検索する。次に、ここで得られた識別番号群に対して1件づつ識別番号距離を求めて最小のものを一致識別番号と判定する。これにより、テーブル上の全件の識別番号を比較することなく該当データを見つけ出すことが可能である。1回目の許容範囲の上限・下限で該当せずにデータが検索できなかった場合は、

上限・下限を緩めて再度検索処理を行っていく。

第79図には、この発明に係る識別番号発生回路を利用した半導体集 着回路装置の救済方法の一実施例の構成図が示されている。

- ①本体チップのプローブ検査が実施される。この検査によりDRAM等 05 の救済データを識別番号発生回路から取り出した識別番号とともにホストコンピュータに送る。
 - ②ダイシングして完全動作品と救済可能品のみを取り出す。
 - ③救済データ専用EEPROMのプローブ試験を実施する。
 - ④正常動作品をダイシングし、ストックして置く。
- 10 ⑤本体LSIと救済データ専用EEPROMを同一モジュールに実装する。
 - ⑥実装済モジュールの本体LSIの識別番号を読み出し、対応する救済 データを救済データ専用EEPROMに書き込む。
 - ⑦選別試験を行う。
- 15 ⑧良品LSIは出荷し、不良LSIのうち再度救済可能なものはステップ前記⑥に戻り、対応する救済データを救済データ専用EEPROMに書き込む。

これにより、半導体集積回路装置の救済が簡単にしかも合理的に行うようにすることができる。

- 20 なお、半導体集積回路装置の救済の他にも上記識別番号を利用した検査コストの低減が可能である。半ウェハ上に半導体チップが形成された時点で行われるプローブ試験において、例えば、フラッシュメモリのような半導体チップでは、同じ回路機能で動作電圧が3.0 V、2.5 V及び1.8 Vのように異なるものを別品種として製造するものがある。
- 25 このとき、1.8 Vに対応した電圧設定によりテストを実施し、正し くメモリ動作が行われるか否かの判定が行われる。この判定により良品

とされた半導体チップには、その識別番号に1. 8 V動作確認の電圧情報が記録される。動作確認の情報は、半導体チップそれ自体に不揮発的に書き込み保持される。そのために、半導体チップ内には、フラッシュメモリからなるような管理メモリが設定される。

2. 5 Vに電圧設定してメモリ動作が行われるか否かの判定が行われる。この判定により良品とされた半導体チップには、その識別番号に2. 5 V動作確認の電圧情報が記録される。そして、上記2. 5 Vで不良となったチップについては、2. 5 Vに電圧設定してメモリ動作が行われるか否かの判定が行われる。この判定により良品とされた半導体チップには、その識別番号に3. 0 V動作確認の電圧情報が記録される。この3. 0 Vで不良となったチップは不良チップとして廃棄される。

この実施例においては、例えば上記1.8 Vで動作するものとされた 半導体チップについて、2.5 Vや3.0 Vでの動作試験を行うことな く、2.5 Vや3.0 Vでの動作が可能なものとして扱われる。同様に 、上記2.5 Vで動作するものとされた半導体チップについて、3.0 Vでの動作試験を行うことなく3.0 Vでの動作が可能なものとして扱 われる。このため、1.8 Vで動作するものとされた半導体チップを2 .5 Vや3.0 Vでの動作させたときに不良となる可能性を持つが、そ の確率は小さいと考えられるので逐一各電圧での動作を行うことよりも それを省略してテスト時間の短縮化を図った方が全体としての製造のコ ストの低減が可能になる。

15

20

25

そして、フラッシュメモリ単体として組み立てるとき、あるいは マイクロプロセッサ等と組み合わせて1つの半導体集積回路装置として 組み立てられるとき、上記識別番号からホストコンピュータに記憶され た動作電圧情報を得て、適合するものが組み合わられる。このとき、2

. 5 Vで動作する半導体集積回路装置は、前記1. 8 Vの動作確認のチップも用いることができ、3. 0 Vで動作する半導体集積回路装置は、前記1. 8 Vと2. 5 Vで動作するチップも用いることができる。

第80図は、この発明に係る識別番号発生回路を備えた半導体集積回路装置の更に他の実施例のレイアウト図であり、第81図は第80図の部分拡大レイアウト図である。 第80図の半導体集積回路装置は、多くの一般的な半導体集積回路装置と同様に、それを構成する半導体チップのほぼ中央に内蔵回路ないし内部回路が配置され、その周辺に外部との信号の授受のための複数の入出力セル(I/Oセル)が配置された構成を採る。

05

10

15

20

25

半導体チップの周辺部の4つの角は、一般的な半導体集積回路装置と同様に、I/Oセルが配置されていない空領域となっている。この実施例ではかかる空領域を利用し、その1つに、識別番号発生回路CRNCが設けられている。

識別番号発生回路CRNCは、半導体チップ上に延長形成される信号及び電源配線層によって内蔵回路と結合される。

後で説明するように、信号及び電源配線は、切断される場合が有る。かかる切断の便宜の上では、かかる信号及び電源配線層は、その数が少ない方が望ましい。そこで実施例では、識別番号発生回路と内蔵回路のインターフェースのための配線は、該識別番号発生回路のための電源配線(VDD、VSS)と、リセット信号(RES)、クロック信号(CLK)、識別番号出力信号(OUT)のための3つの信号配線とからなるような少ない数の配線から構成される。第81図の部分拡大図では、比較的太い線によって電源配線VDD、VSSを表示し、比較的細い線によってリセット信号、クロック信号識別番号出力信号のための信号配線を表示している。図から明らかなように、信号配線は、実質的に電源配線VDD、VSSによって囲まれた状態を持って延長されている。 識別番号発生回路CRN

Cは、上記リセット信号、クロック信号の元で、前記実施例のような総当たり方式を持っての識別番号発生が可能なように構成される。識別番号発生回路CRNCの周囲の空領域上には、第81図のように、かかる回路CRNCのリセット信号(RES)、クロック信号(CLK)、識別番号出力信号(OUT)電源端子VDD、VSSにつながる電極パッドRES、CLK、OUT、VDD、VSSが設けられている。それら電極パッドは、モールドレジンなどのパッケージ部材によって半導体チップをパッケージして構成されたような半導体集積回路装置の外部端子とされるものでなく、プローブニードルと称されるようなコンタクタに適合可能なように、半導体チップ上に構成される。

05

10

15

20

25

図示の識別番号発生回路CRNCからの識別番号情報は、半導体集積回路装置の電源線、内蔵回路、I/Oセルなどの径路が動作可能であるなら、I/Oセルを介する正常径路を通って外部への読み出しが可能にされる

ここで、識別番号情報は、製品の来歴調査を含めての多くの必要性に応 えられることが望ましい。識別番号情報は、場合によっては、動作不能と なった半導体集積回路装置からも得られることが望まれる。

半導体集積回路装置が、不都合なことに、電源電流の異常増大、他の種々要因にによって正常動作しなくなっている場合には、モールドレジンのようなパケージ部材が除去され、半導体チップが露出され、識別番号発生回路CRNCと内蔵回路との間の電源及び信号配線層がレーザ切断装置のような装置によって切断除去される。これによって識別番号発生回路CRNCは、上記電極パッドのみに接続された状態にされる。言い換えると、該回路CRNCは、半導体集積回路装置の内部配線ショート、内部素子破壊等から自由にされ、それ自体独立的に動作可能にされる。そこで、この状態で、上記電極パッドにコンタクタが接触され、かかるコンタクタを介

して、識別番号情報の取得が可能となる。

05

10

15

20

25

半導体集積回路装置が、半導体チップ上に応力緩和の狙いを持つような 絶縁層及び再配置配線のような配線層を介してバンプ電極からなるような 複数の外部端子を設けるところのチップ・サイズ・パッケージないしはチ ップ・スケール・パッケージと称されるようなパッケージ形態を取る場合 も、同様に識別番号情報を得ることができる。この場合、通常の外部端子 を介して識別番号情報を得ることが困難なときには、バンプ電極、絶縁層 の除去によって上記と同じ電極パッド、及び切断すべき配線部分の露出が 行われ、配線切断除去の後に、上記電極パッドを介しての識別番号情報の 読み出しが行われる。

第82図は、この発明に係る識別番号発生回路を備えた半導体集積回路 装置の他の実施例の構成図であり、第83図はその回路図である。

この実施例の半導体集積回路装置は、MOSFET等を構成する半導体 領域を固定的パターンとしておき、配線により所望の機能の回路を構成す るようにする、いわゆるマスタースライス方式のものとされる。半導体集 積回路装置を成す半導体チップ上に設定されるI/Oセルの内、遊休I/ Oセル、すなわち該半導体集積回路装置の機能の上からは使用されないI/Oセルは、識別番号発生回路を構成するものとされる。

1つのI/Oセルは、図示のように、比較的小さい面積の出力制御回路のための領域、比較的大きい面積の出力MOSFETのための領域(出力MOS)、及び入出力パッド電極(I/OPAD)を配置するための領域からなり、その全体は図示のように長方形の平面パターンを成している。

上記出力制御回路のための領域は、比較的小さい面積とされるが、所望の出力制御回路、入力回路を構成可能なように、比較的多数のゲート回路、インバータ回路及びMOSFETのようなサブ要素を持つ。出力MOSFETのための領域は、1つもしくは2つのpチャンネル型MOSFET

と1つもしくは2つのNチャンネル型MOSFETとからなるような比較 的少ない数のMOSFETしか持たないが、高い外部負荷駆動能力の点で 比較的大きい面積とされる。

上記識別番号発生回路は、遊休 I / Oセルにおける出力制御回路のための領域におけるサブ要素によって構成される。上記識別番号発生回路は、かかる出力制御回路のための領域における比較的多数のサブ要素によって、かかる領域に構成可能となる。

05

10

20

25

第83図に図示のPチャンネル型MOSFET及びNチャンネル型MOSFET、インバータ回路、NAND回路及びNOR回路は、全体として、識別番号発生回路の出力を外部に出力させるためのトライステート出力バッファ回路を構成している。かかる出力バッファ回路において、インバータ回路、NAND回路及びNOR回路は、出力制御回路のための領域におけるサブ要素によって構成され、出力MOSFETは出力MOSFETのための領域におけるMOSFETによって構成される。

15 上記遊休 I / Oセルにおけるトライステート出力バッファ回路の出力は、同セルに設けられる入出力パッド電極 (I / O P A D) に結合される。 言い換えると、図示の入出力パッド電極は、識別番号情報専用の出力電極とされる。

上記入出力パッド電極は、半導体集積回路装置における、通常はNC(Non Connection)ピンと称されるような半導体集積回路装置の空ピンないしは空き端子に、結合される。

この実施例によれば、図中に識別番号回路イネーブルと標記されているイネーブル信号がハイレベルのような有意レベルにされることによって、識別番号発生回路及びトライステート出力バッファ回路が動作状態にされる。識別番号発生回路の動作のために、図中に、出力クロックと標記されている連続クロック信号が供給される。かかる連続クロック信号に応答し

て入出力パッド電極に准じに識別番号情報が供給される。

05

10

15

20

25

第84図は、この発明に係る識別番号発生回路を備えた半導体集積回路 装置の他の実施例の構成図である。この実施例は、近年のような大規模な 半導体集積回路装置に有っては、消費電流の増大や動作速度の高速化に対 応するような電源強化の点から、遊休 I / O セルが有っても、そのセル領 域を電源強化のために転用する、と言うことが考慮されている。

第84図のレイアウト図では、3つのI/Oセルが例示されている。かかる3つのI/Oセルの内、図面の上の方のI/Oセルは遊休I/Oセルとされ、図面の下の方の他のI/Oセルは、半導体集積回路装置動作のために動作利用される正規I/Oセルとされる。

遊休 I / Oセルにおいて、その入出力パッド電極用の領域には電源パッド電極、すなわち電源等に転用されたパッド電極が設けられている。電源パッド電極は、複数の I / Oセル、ないしは内蔵回路のための図示しない電源配線層に結合されている。なお、遊休 I / Oセル上の電源配線層は、通常、多層配線構造を採る配線層の内のメタルからなるような上層配線層からなると理解されたい。

遊休 I / O セルにおいて、上記第81図の出力制御回路のための領域と 対応する部分には、多層配線層における下層側の配線層による配線によっ て、上記第81図の例と同等に、出力クロック信号、識別番号回路イネー ブル信号を受け、識別番号出力を形成するところの識別番号発生回路が構 成されている。

上記識別番号発生回路と内蔵回路との間の出力クロック信号、識別番号 回路イネーブル信号及び識別番号出力のための配線層は、後で説明する配 線切断及び端子形成が容易なように、それぞれの一部が比較的上層の配線 層を使用するようにされる。

識別番号発生回路の出力信号は、出力セルとして設定される正規I/O

セルの入力側に設けられた出力選択回路の供給される。

05

10.

15

20

25

これによって、出力セルとして設定される正規 I / O セルは、半導体集 積回路装置の通常動作においては、内蔵回路から出力選択回路を介して供 給される正規出力データをその入出力パッド電極に出力する。

かかる正規 I / O セルは、識別番号情報を出力すべきときには、識別番号発生回路から出力選択回路を介して供給される識別番号情報をその入出力パッド電極に出力する。

第85図は、識別番号発生回路の電源端子VDD及びグランド端子と称されるような基準電位端子VSSと、複数のI/Oセル上を延長されるような電源配線層及び基準電位配線層との結合パターンを示している。上記のI/Oセル上を延長する電源配線層VDD及び基準電位配線層VSSが電源系強化の意図の元で比較的広い幅を持つようにされる。この実施例では、第85図のように、比較的幅広の電源配線層に対し細い幅の分岐配線層が設けられ、かかる細い幅の分岐配線層が、識別番号発生回路のための電源配線VDD-Vと結合される。基準電位配線層と識別番号発生回路の基準電位配線VSS-Vとの結合も同様にな構成とされる。この構成は、識別番号発生回路と電源配線層及び基準電位配線層との間の次に説明するような分離を用意にする。

電源配線層-基準電位配線層間の短絡等の異常にかかわらずに、識別番号発生回路から識別番号情報を得る必要が生じたときには、第86図のように、かかる回路の電源端子VDD、基準電位端子VSSにつながる細幅分岐配線層が、レーザ切断技術やフォーカスド・イオン・ビーム(FIB)技術のような技術によって切断される。これと共に、識別番号発生回路と内蔵回路との間の前述のような信号線も同様に切断される。

ついで、絶縁膜形成、それに対する開口形成、及び導電層の選択形成が FIB技術のような公知の技術によって行われる。これによって、識別番

号発生回路の電源端子VDD、基準電位端子VSSには、第86図のように新たな導電層からなる導電気領域が設定される。同時に、上述の信号線に対しても新たな導電層が設定される。

プローブ針と称されるようなコンタクタがそれら導電層に接触され、識別番号発生回路が動作され、識別番号情報が得られることとなる。

05

10

15

20

25

第87図は、この発明に係る識別番号発生回路を備えた半導体集積回路 装置の他の実施例の回路図である。

この実施例では、半導体集積回路装置に構成された識別番号発生回路に対して、図示のような2つのダイオード接続のMOSFETQ1、Q2、識別番号回路用電源パッド、識別番号専用出力パッド、識別番号専用クロックパッド、及び識別番号専用イネーブルパッドが設けられている。

半導体集積回路装置が正常動作可能である場合には、識別番号発生回路は、半導体集積回路装置の正規電源端子VDD、正規電源配線及びダイオード接続MOSFETQ1を介して動作電圧が与えられ、かつ図示しない内蔵回路からのクロック信号、識別番号イネーブル信号に応答して、内蔵回路に識別番号情報を出力する。

正規電源端子VDD及びそれにつながる電源配線と、正規基準電位端子 VSS及びそれにつながる基準電位配線との間の短絡異常などによって、正規端子VDD・VSSーを介して識別番号発生回路に電源供給ができない場合には、図示の各種パッドを介して必要な電圧、信号がかかる回路に加えられ、かかる回路が動作される。ダイオード接続のMOSFETQ1 は、識別番号回路用電源パッド及びMOSFETQ2を介して該回路に加えられる電源電圧に対して自動的にオフ状態となるようなスイッチ動作をする。これによって正規電源系の異常にかかわらずに識別番号発生回路に給電をすることができる。

上記の各実施例から得られる作用効果は、下記の通りである。

(1) 半導体集積回路装置の製造工程の過程で同一の形態からなる複数の識別要素を形成し、そのプロセスバラツキに対応した複数の識別要素の相互の物理量の大小関係を判定して、半導体集積回路装置の固有の識別情報として用いることにより、簡単な構成で個々の半導体集積回路装置の識別を可能にすることができるという効果が得られる。

05

10

15

20

25

- (2) 上記に加えて、上記固有の識別情報を上記製造時に識別要素に割り当てられた第1識別情報と、上記判定により得られた上記複数の識別要素の物理量を大小関係の順位情報とを用いることにより、個々の半導体集積回路装置の識別のための情報量を少なくできるから、識別情報を記憶する記憶回路を簡単にできるとともにその判定時間も短縮化できるという効果が得られる。
- (3) 上記に加えて、上記識別要素をNチャンネル型MOSFETと Pチャンネル型MOSFETからなるCMOSインバータ回路の入力端 子と出力端子とを接続し、その論理しきい値を大小比較を行う物理量と することにより、CMOS回路等の基本的なデジタル回路で構成できる から格別な製造プロセスの追加なく適用可能な半導体集積回路装置の範 囲を広くできるという効果が得られる。
- (4) 上記に加えて、上記CMOSインバータ回路に対して、物理量としての論理しきい値電圧判定時にのみ動作電圧を印加するようにすることにより、素子特性の劣化の影響を軽減できるので安定的で信頼性の高い識別結果を得ることができるという効果が得られる。
 - (5) 半導体集積回路装置の製造工程の過程で同一の形態からなる複数の識別要素を形成し、そのプロセスバラツキに対応した物理量を判定し、上記複数の識別要素の相互の物理量の大小関係に基づいて固有の識別情報を生成して製造履歴と附帯させて記憶し、かかる半導体集積回路装置について不良が発生したときに、上記固有の識別情報を基に上記記

憶された製造履歴を読み出し不良解析を行って、必要に応じて上記製造 工程にフィードバックさせることにより、合理的な製造システムの構築 を行うようにすることができるという効果が得られる。

- (6) 第1チップを構成する半導体集積回路装置の製造工程の過程で 同一の形態からなる複数の識別要素を形成し、そのプロセスバラツキに 対応した相互の物理量の大小関係に基づいてかかる第1チップの固有の 識別情報を生成し、上記第1チップを構成する半導体集積回路装置の複数に対して、それぞれの電気的特性に応じて複数の動作修飾情報を形成し、上記個々の第1チップの識別情報に対応させて第2チップに書き込み、上記第1チップと第2チップとを組み立てて第1チップの識別情報 を基に上記動作修飾情報を第1チップに向けて出力させることにより、マルチチップ構成の半導体集積回路装置を煩雑なチップ管理を行うこと なく効率よく製造することができるという効果が得られる。
- (7) 上記に加えて、上記第1チップで冗長回路を持つメモリを構成 15 し、上記第2チップを不良アドレスを記憶するものとすることにより、 簡単な構成で製造歩留りを高くしたメモリ装置を得ることができるとい う効果が得られる。
 - (8) 上記に加えて、上記第1チップと第2チップが組み立てられた 状態で更に試験を行って不良が発生した場合に、上記第2チップを取り 外して、上記第1チップを構成する半導体集積回路装置の別の複数の半 導体集積回路装置の纏められる工程に戻すことにより、製造歩留りを改 善することができるという効果が得られる。

20

(9) 上記に加えて、上記第1チップと第2チップとを上記組み立てられた状態での選別の後に一体的に封止することにより、製造歩留りの改善を行ないつつ、半導体集積回路装置の小型化を実現できるという効果が得られる。

(10) 上記に加えて、上記第1チップと第2チップとを共通の実装基板上に組み立てるようにすることにより、第2チップの取り外しが簡単となって、上記不良が発生した場合の再利用を効果的に行うようにすることができるという効果が得られる。

- 05 (11) 半導体集積回路装置の製造工程の過程で同一の形態として形成された複数の識別要素のプロセスバラツキに対応した相互の物理量の大小関係に基づいて固有の識別情報を持たせることにより、簡単な構成で個々の半導体集積回路装置の識別情報を組み込むことができるという効果が得られる。
- 10 (12) 上記に加えて、上記固有の識別情報を上記製造時に識別要素に 割り当てられた第1識別情報と、上記複数の識別要素の物理量を大小関 係の順位情報とすることにより、個々の半導体集積回路装置の識別のた めの情報量を少なくできるから、それを記憶する記憶回路を簡素化でき るとともにその判定動作の高速化もできるという効果が得られる。
- 15 (13) 上記に加えて、識別要素をNチャンネル型MOSFETとPチャンネル型MOSFETからなるCMOSインバータ回路の入力端子と出力端子とを接続し、その論理しきい値を大小判定の物理量として利用することにより、CMOS回路等の基本的なデジタル回路で構成できるから格別な製造プロセスの追加なく適用可能な半導体集積回路装置の範囲を広くできるという効果が得られる。
 - (14) 上記に加えて、CMOSインバータ回路の入力端子と出力端子とを接続し、その論理しきい値を大小判定を行う回路として、複数のCMOSインバータ回路の各々にスイッチを設け、2個ずつの組み合わせで総当たりで共通の電圧比較回路に上記論理しきい値電圧を供給して判定することにより、簡単な構成で高い識別能力を実現できるという効果が得られる。

25

(15) 上記に加えて、複数のCMOSインバータ回路の各々に対応して、その入力端子と出力端子とを接続する第1スイッチと、共通の第1回路ノードと入力端子とのを接続する第2スイッチと、出力端子と共通の第2回路ノードとを接続する第3スイッチとを設けて、かかる第1ないし第3スイッチの組み合わせにより、複数のインバータ回路間において2つのCMOSインバータ回路を1組として総当たりで、一方のCMOSインバータ回路の入力端子と出力端子とを接続して上記第1の回路ノードに得られて電圧を他方のCMOSインバータ回路の入力端子に供給して、かかる他方のCMOSインバータ回路の論理しきい値電圧を参照電圧として電圧比較の出力信号を上記第2の回路ノードに得るようにすることにより、簡単な構成での識別番号の生成を行うようにすることができるという効果が得られる。

05

10

15

20

25

- (16) 上記に加えて、上記CMOSインバータ回路と第1スイッチないし第3スイッチをCMOSゲートアレイを構成する素子を用いることにより、配線設計のみにより識別番号発生回路を得ることができるという効果が得られる。
- (17) 上記に加えて、上記CMOSインバータ回路に上記物理量としての電圧判定時にのみ動作電圧を供給することにより、素子特性の劣化の影響を軽減できるので安定的で信頼性の高い識別番号を得ることができるという効果が得られる。
- (18) 第1インバータ回路の入力端子と出力端子とを選択的に短絡させる第1スイッチと、上記第1インバータ回路の出力端子が入力端子に接続された第2インバータ回路を設け、その出力信号を受けて増幅回路で増幅してなる識別要素の複数個を設け、上記第1スイッチがオン状態のときの各識別要素からの出力信号により識別番号を生成する識別番号回路を内蔵させることにより、簡単な構成で個々の半導体集チップの識別

を可能にすることができるという効果が得られる。

05

10

15

20

25

(19) 上記に加えて、上記インバータ回路をCMOSインバータ回路とし、上記第1スイッチがオン状態のときの第2インバータ回路の出力信号がその論理しきい値に対してハイレベル側なら上記増幅回路の出力信号を受けてロウレベルを形成し、上記第1スイッチがオン状態のときの第2インバータ回路の出力信号がその論理しきい値に対してロウレベル側なら上記増幅回路の出力信号を受けてハイレベルを形成し、上記第1スイッチがオフ状態にされるフィードバック動作のときに上記第1インバータ回路の入力端子に帰還させるラッチ回路を更に設けることにより、識別番号の再現性と経時変化に対する耐性を高めることができるという効果が得られる。

- (20) 上記に加えて、上記増幅回路を複数個のCMOSインバータ回路の縦列接続回路とし、上記第1インバータ回路、第2インバータ回路及び増幅回路を構成する各CMOSインバータ回路の入力端子のそれぞれにハイレベル側の電圧を与える第3スイッチを設け、上記第1インバータ回路ないし上記増幅回路を構成する各インバータ回路列のそれぞれの相互接続点に第3スイッチを設け、上記識別番号回路が非動作状態のときは上記第2スイッチをオン状態にし、上記第3スイッチをオフ状態にし、上記第1スイッチをオン状態にされた識別情報の増幅時及び上記フィードバック動作時には上記第2スイッチをオフ状態にし、上記第3スイッチをオン状態にすることにより、識別番号の再現性と経時変化に対する耐性をいっそ高めることができるという効果が得られる。
- (21) 第1インバータ回路及び第2インバータ回路のそれぞれの入力端子と出力端子とを短絡させる第1スイッチを設け、上記第1インバータ回路の出力端子を第2インバータ回路の入力端子に接続させる第2スイッチを設け、上記第2インバータ回路の出力端子が入力端子に接続され

てなる第3インバータ回路を含んだ増幅回路とを含む複数個の識別要素を用い、上記第1インバータ回路の第1スイッチをオン状態にし、第2インバータ回路の第1スイッチをオフ状態にし、上記第2スイッチをオン状態にしたたときの上記第3インバータ回路を含む上記増幅回路の出力信号により第1識別情報を得て、上記第2インバータ回路の第1スイッチをオン状態にして上記第2スイッチをオフ状態にしたときの上記第3インバータ回路を含む上記増幅回路の出力信号により第2識別情報を得るように識別番号を生成する識別番号回路を内蔵させることにより、回路の簡素化を図りつつ、個々の半導体集チップの識別を可能にすることができるという効果が得られる。

05

10

- (22) 上記に加えて、上記第1インバータ回路、第2インバータ回路からなる回路列を上記第1インバータ回路及び第2インバータ回路が対応して並ぶように複数回路列を設け、上記複数回路列の対応する第1スイッチには同じスイッチ制御信号が共通に供給し、複数回路列の上記第2インバータ回路の出力信号のいずれか1つを第3スイッチにより選択して上記増幅回路の初段回路を構成する第3インバータ回路の入力端子に接続することにより、多数の識別情報を効率的に得るようにすることができるという効果が得られる。
- (23) 上記に加えて、上記第1インバータ回路及び第2インバータ回路 20 の入力端子には、入力信号を切断する第4スイッチと、ハイレベル側の 電圧を供給する第5スイッチを設け、上記識別番号回路が非動作状態の ときは上記第4スイッチをオフ状態にし、上記第5スイッチをオン状態 にすることにより、識別番号の再現性と経時変化に対する耐性をいっそ 高めることができるという効果が得られる。
- 25 (24) 第1インバータ回路の入力端子と出力端子とを第1スイッチで短 絡させ、上記第1インバータ回路の入力端子第2スイッチを設けてなる

単位要素の複数個を上記第2スイッチを介して縦列形態にして識別要素列を構成し、上記識別要素列の最終段に対応された上記第1インバータ回路の出力端子を第2インバータ回路を含んだ増幅回路の入力端子に接続し、クロックを計数するバイナリカウンタの計数出力をデコードするデコーダを上記識別要素列の各第1インバータ回路の第1スイッチ及び第2スイッチに対応して設け、上記バイナリカウンタの計数出力に対応して上記識別要素列を初段回路から順に上記第1スイッチを順次オン状態に、第2スイッチは第1スイッチと相補的にオフ状態にして上記第3インバータ回路を含む上記増幅回路の出力信号により上記識別要素列の各第1インバータ回路に対応した複数の識別情報を得て識別番号を生成する識別番号回路を内蔵させることにより、回路の簡素化を図りつつ、個々の半導体集チップの識別を可能にすることができるという効果が得られる。

05

10

15

20

25

(25) 第1インバータ回路の入力端子と出力端子とを第1スイッチで短絡させ、上記第1インバータ回路の入力端子に第2スイッチを設けてなる単位要素の複数個を上記第2スイッチを介して縦列形態にして識別要素列を構成し、上記識別要素列の最終段に対応された上記第1インバータ回路の出力端子を第2インバータ回路を含んだ増幅回路の入力端子に接続し、上記識別要素列の各第1インバータ回路の第1スイッチ及び第2スイッチに対応したシフトビットを有するシフトレジスタを設け、上記シフトレジスタのシフト動作に対応し、上記識別要素列を初段回路から順に上記第1スイッチを順次オン状態に、第2スイッチは第1スイッチと相補的にオフ状態にして上記第3インバータ回路を含む上記増幅回路の出力信号により上記識別要素列の各第1インバータ回路に対応した複数の識別情報を得て識別番号を生成する識別番号回路を内蔵させることにより、回路の簡素化を図りつつ、個々の半導体集チップの識別を可

能にすることができるという効果が得られる。

05

(26) 第1インバータ回路の入力端子と出力端子とを選択的に短絡させる第1スイッチと、上記第1インバータ回路の出力端子が入力端子に接続された第2インバータ回路を設け、その出力信号を受けて増幅回路で増幅してなる識別要素の複数個を設け、上記第1スイッチがオン状態のときの各識別要素からの出力信号により識別番号を生成する識別番号回路を内蔵させることにより、簡単な構成で個々の半導体集積回路装置の識別を可能にすることができるという効果が得られる。

(27) 第1インバータ回路の入力端子と出力端子とを第1スイッチで短 絡させ、上記第1インバータ回路の入力端子に第2スイッチを設けてな 10 る単位要素の複数個を上記第2スイッチを介して縦列形態にして識別要 素列を構成し、上記識別要素列の最終段に対応された上記第1インバー タ回路の出力端子を第2インバータ回路を含んだ増幅回路の入力端子に 接続し、クロックを計数するバイナリカウンタの計数出力をデコードす るデコーダを上記識別要素列の各第1インバータ回路の第1スイッチ及 15 び第2スイッチに対応して設け、上記バイナリカウンタの計数出力に対 応して上記識別要素列を初段回路から順に上記第1スイッチを順次オン 状態に、第2スイッチは第1スイッチと相補的にオフ状態にして上記第 3インバータ回路を含む上記増幅回路の出力信号により上記識別要素列 の各第1インバータ回路に対応した複数の識別情報を得て識別番号を生 20 成する識別番号回路を内蔵させることにより、回路の簡素化を図りつつ 、個々の半導体集積回路装置の識別を可能にすることができるという効 果が得られる。

(28) 第1インバータ回路の入力端子と出力端子とを第1スイッチで短 25 絡させ、上記第1インバータ回路の入力端子第2スイッチを設けてなる 単位要素の複数個を上記第2スイッチを介して縦列形態にして識別要素

列を構成し、上記識別要素列の最終段に対応された上記第1インバータ 回路の出力端子を第2インバータ回路を含んだ増幅回路の入力端子に接 続し、上記識別要素列の各第1インバータ回路の第1スイッチ及び第2 スイッチに対応したシフトビットを有するシフトレジスタを設け、上記 シフトレジスタのシフト動作に対応し、上記識別要素列を初段回路から 順に上記第1スイッチを順次オン状態に、第2スイッチは第1スイッチ と相補的にオフ状態にして上記第3インバータ回路を含む上記増幅回路 の出力信号により上記識別要素列の各第1インバータ回路に対応した複 数の識別情報を得て識別番号を生成する識別番号回路を内蔵させること により、回路の簡素化を図りつつ、個々の半導体集積回路装置の識別を 可能にすることができるという効果が得られる。

05

10

15

- (29) 上記に加えて、JTAG規格に適合されたテスト回路を更に備え、上記識別番号回路で生成された識別番号を上記JTAG規格に適合されたインターフェイスを介して出力させることにより、テスト回路の流用によって回路の簡素化が可能になるという効果が得られる。
- (30) 上記に加えて、上記単位要素、第1スイッチ及び第2スイッチを含んだ識別番号回路は、ソフトIP技術を用いて回路設計及び回路レイアウトを行うようにすることにより、設計コストの低減が可能になるという効果が得られる。
- 20 (31) 第1インバータ回路の入力端子と出力端子とを第1スイッチで短絡させ、上記第1インバータ回路の入力端子に第2スイッチを設けてなる単位要素の複数個を上記第2スイッチを介して縦列形態にして識別要素列を構成し、上記識別要素列の最終段に対応された上記第1インバータ回路の出力端子を第2インバータ回路を含んだ増幅回路の入力端子に接続し、上記識別要素列の各第1インバータ回路の第1スイッチ及び第2スイッチに対応したシフトビットを有するシフトレジスタを設け、上

記シフトレジスタのシフト動作に対応し、上記識別要素列を初段回路から順に上記第1スイッチを順次オン状態に、第2スイッチは第1スイッチと相補的にオフ状態にして上記第3インバータ回路を含む上記増幅回路の出力信号により上記識別要素列の各第1インバータ回路に対応した複数の識別情報を得て識別番号を生成する識別番号回路をソフトIP技術を用いて回路設計及び回路レイアウトが行うようにすることにより、半導体集積回路装置の製造コストの低減が可能になるという効果が得られる。

05

10

15

20

25

以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、半導体集積回路装置の製造工程の過程で形成される同一の形態からなる複数の識別要素は、電気的に信号を読み出すものでは半導体集積回路装置に同じ抵抗値になるような抵抗素子や同じ容量値になるようなキャパシタを複数個成形し、その抵抗値や容量値のプロセスバラツキを電流又は電圧の形態で取り出して、識別番号として利用するものであってもよい。

また、半導体集積回路装置のリードの幅あるいはピッチ幅の他に、半 導体パッケージ等の表面に同じ長さ又は幅にされた複数の直線を印刷又 は刻印し、その幅又はピッチの幅のバラツキを利用するもの等種々の実 施形態をとることができる。

上記に例示の抵抗素子は、実施例のCMOS構成のような比較的複雑な製造プロセスを要さないでも実施できる。抵抗素子としては、半導体集積回路技術によって構成されるポリシリコン抵抗や、単結晶シリコンに導電型決定不純物を周知のイオンインプランテーション法のような方法によって導入することによって構成するいわゆる拡散抵抗のような半導体抵抗や、金属配線層と同質の金属層からなる金属抵抗を検討するこ

とができる。それら抵抗の中では、拡散抵抗は、適切な抵抗値に設定することが容易である点、抵抗値の経時変化が比較的小さい点から、特性バラツキに応じた特定情報を得るために好適である。

05

10

15

20

25

抵抗バラツキに対応する特定情報は、例えば、所定のバイアス電流を その時々に対比すべき2つの抵抗素子に流し、その時に2つの抵抗に発 生する電圧差を判別して行くような抵抗一電圧変換及び比較判定の技術 によって形成することや、複数の抵抗素子によって抵抗ブリッジを構成 し、その抵抗ブリッジの出力を判別する技術によって形成することが可 能である。抵抗素子に対応する特性情報は、また、上のような技術以外 に、抵抗素子を抵抗一電流変換素子として利用し、変換された電流を比 較判定する技術によって形成することも可能である。更には、抵抗素子 を発振回路の発振周波数決定素子や遅延回路の遅延時間決定素子の一部 とすることによって、抵抗素子の特性バラツキを周波数情報や遅延時間 情報として利用することも可能である。

抵抗素子を、インバータを構成する信号入力MOSFETに対する負荷素子とするような場合には、特性バラツキに応ずる情報は、抵抗素子の特性バラツキと信号入力MOSFETの特性バラツキとの両方を反映したものとなる。

抵抗バラツキに対応する特定情報は、必ずしも半導体集積回路装置内のみで形成する必要は無い。必要ならば、半導体集積回路装置を、適宜に特定情報形成モードに移行可能な構成にしておき、そのモードの元で、半導体集積回路装置内の複数の抵抗素子を、半導体集積回路装置に設定されている信号入出力端子のような既存の外部端子にスイッチ的に切換え結合に結合させることもできる。この場合には、抵抗素子の特性バラツキに対応する特定情報は、かかる外部端子に結合する半導体集積回路装置外の回路装置によって形成される。この場合には半導体集積回路

装置内の回路素子数の増大を抑制することが出来、また半導体集積回路 装置の既存の端子の利用によって、その外部端子数の抑制を図ることも できる。

複数の同じ構成の回路相互、あるいはMOSFETのような回路素子のリーク電流も特性バラツキを恒久的に維持するものとして経験的に把握される。リーク電流レベルは、抵抗素子の特性バラツキと同様に、電流電圧変換と電圧比較によって検出可能である。リーク電流を形成するものは、上のように互いに同じ構成の回路であっても良いし、ゲート・ソース間が接続されたようなMOSFETであっても良い。

05

20

25

10 特定情報のためのリーク電流源の好適なものとしては、半導体集積回路装置の信号出力外部端子もしくは信号入出力外部端子につながる信号出力バッファ回路を掲げることができる。かかる種の信号出力バッファは、それを構成するMOSFETのような回路素子が比較的大きいサイズとされ、比較的大きいリーク電流を形成することが少なくなく、その測定が比較的容易であるからであり、また既存の外部端子をそのまま利用できるからである。

半導体集積回路装置の外部信号入力端子につながる半導体集積回路装置内の入力保護ダイオードのような素子の耐圧特性も、ミクロ的なバラッキに対応する前述のような特定情報の源とすることができる。半導体集積回路装置の複数の外部端子が、電子システムにおける比較的少ないビット数のバスラインを構成する場合であっても、前述の実施定のような総当り比較の手法によって、著しく多数のものに対して適切に識別可能な情報を形成することが可能である。

半導体集積回路装置の外部端子に結合される半導体集積回路装置内の MOSトランジスタのドレイン接合容量のような容量は、ミクロ的なバラッキを持つ。よってそれもまたバラッキに対応する前述のような特定

情報の源とすることができる。

05

10

15

20

25

ダイナミック型メモリにおける情報保持時間もミクロ的なバラツキを示す。この場合、ダイナミック型メモリに、特別の構成を付加しないでも、すなわち、固有の識別情報形成のための構成を設定しなくても、複数のメモリアドレスの内の特定の複数のメモリアドレスにおける複数のメモリセルの情報保持時間を計測し、その計測結果に基づいて特定情報とすることが可能である。

マルチチップモジュールのように共通基板に、複数の半導体チップが設けられる場合、個々の半導体チップに固有の識別情報を共通の基板を介して取り出せるようにすることも可能である。個々の半導体チップの固有の識別情報を読み出すために共通基板に必要となる端子の数に制約が有るときには、それぞれの半導体チップにチップ選択制御回路とともに固有の識別情報のための並列ー直列変換回路を設定しても良い。この時には、各半導体チップにおける固有の識別情報は、そのチップの選択状態において、並列ー直列変換回路によって直列化された上で、各半導体チップから出力され、共通基板を介して読み出される。第33図のような意味でのプログラム専用チップが設けられる場合には、かかるプログラム専用チップがよいる場合には、かかるプログラム専用チップは、共通基板上の異なった種類の複数の半導体チップに対応可能なように構成されても良い。

産業上の利用可能性

この発明は、半導体集積回路装置又は半導体チップに固有の識別情報を割り当てて、個々の半導体集積回路装置又は半導体チップの識別を行うようにした半導体集積回路装置又は半導体チップの識別方法と半導体 集積回路装置の製造方法、半導体集積回路装置及び半導体チップに広く

利用することができる。

請求の範囲

1. 互いに同じ形態を持って形成されてなるとともに互いに同じ製造過程をもって形成されてなる複数の識別要素を半導体集積回路装置に附帯せしめ、

D5 上記複数の識別要素の物理量の相互のバラツキに対応されてもたらされるところの上記複数の識別要素の相互の物理量の大小関係を反映する情報を形成し、かかる大小関係を反映する情報をかかる半導体集積回路装置の固有の識別情報として設定してなることを特徴とする半導体集積回路装置の識別方法。

10 2. 請求の範囲第1項において、

上記複数の識別要素は、上記半導体集積回路装置内に設定されるものであることを特徴とする半導体集積回路装置の識別方法。

3. 請求の範囲第2項において、

上記固有の識別情報は、更に上記製造過程で設定された値を持つ第 1 15 識別情報を含んでなることを特徴とする半導体集積回路装置の識別方法

4. 請求の範囲第2項において、

上記固有の識別情報は、上記複数の識別要素の物理量の大小順位をあらわす順位情報からなることを特徴とする半導体集積回路装置の識別方法。

5. 請求の範囲第3項において、

20

上記複数の識別要素は、それぞれ論理回路からなり、上記物理量の大小関係は複数の論理回路の電気パラメータの大小関係であることを特徴とする半導体集積回路装置の識別方法。

25 6. 請求の範囲第4項において、

上記複数の論理回路は、上記電気パラメータとして、それぞれの入力

と出力が電気結合されることによってそれぞれの出力にそれぞれのしきい値電圧に等しい出力電圧を出力するものであることを特徴とする半導体集積回路装置の識別方法。

7. 請求の範囲第6項において、

05 上記複数の論理回路はインバータ回路からなることを特徴とする半導 体集積回路装置の識別方法。

8. 請求の範囲第7項において、

上記識別要素は、Nチャンネル型MOSFETとPチャンネル型MOSFETからなるCMOSインバータ回路からなることを特徴とする半導体集積回路装置の識別方法。

9. 請求の範囲第5項において、

10

25

上記複数の論理回路はインバータ回路からなることを特徴とする半導 体集積回路装置の識別方法。

10. 請求の範囲第9項において、

15 上記識別要素は、Nチャンネル型MOSFETとPチャンネル型MO SFETからなるCMOSインバータ回路からなることを特徴とする半 導体集積回路装置の識別方法。

11. 請求の範囲第5項において、

上記論理回路には、上記物理量としての電気パラメータの大小関係の 20 判定動作が行われていないときの動作電圧の印加が制限されるものであ ることを特徴とする半導体集積回路装置の識別方法。

12. 請求の範囲第1項において、

上記固有の識別情報は、上記複数の識別要素の物理量の大小順位をあらわす順位情報からなることを特徴とする半導体集積回路装置の識別方法。

13. 請求の範囲第12項において、

上記複数の識別要素は、それぞれ論理回路からなり、上記物理量の大小関係は複数の論理回路の電気パラメータの大小関係であることを特徴とする半導体集積回路装置の識別方法。

14. 請求の範囲第13項において、

05 上記論理回路には、上記物理量としての電気パラメータの大小関係の 判定動作が行われていないときの動作電圧の印加が制限されるものであ ることを特徴とする半導体集積回路装置の識別方法。

15. 請求の範囲第13項において、

上記複数の論理回路は、上記電気パラメータとして、それぞれの入力 10 と出力が電気結合されることによってそれぞれの出力にそれぞれのしき い値電圧に等しい出力電圧を出力するものであることを特徴とする半導 体集積回路装置の識別方法。

16. 請求の範囲第15において、

上記複数の論理回路はインバータ回路からなることを特徴とする半導 体集積回路装置の識別方法。

17. 請求の範囲第16項において、

上記識別要素は、Nチャンネル型MOSFETとPチャンネル型MOSFETからなるCMOSインバータ回路からなることを特徴とする半 導体集積回路装置の識別方法。

20 18. 請求の範囲第13項において、

15

上記複数の論理回路はインバータ回路からなることを特徴とする半導体集積回路装置の識別方法。

19. 請求の範囲第18項において、

上記識別要素は、Nチャンネル型MOSFETとPチャンネル型MO 25 SFETからなるCMOSインバータ回路からなることを特徴とする半 導体集積回路装置の識別方法。

20. 請求の範囲第1項において、

上記複数の識別要素は、それぞれ論理回路からなり、上記物理量の大小関係は複数の論理回路の電気パラメータの大小関係であることを特徴とする半導体集積回路装置の識別方法。

05 21. 請求の範囲第20項において、

上記論理回路には、上記物理量としての電気パラメータの大小関係の 判定動作が行われていないときの動作電圧の印加が制限されるものであ ることを特徴とする半導体集積回路装置の識別方法。

- 22. 請求の範囲第20項において、
- 10 上記複数の論理回路は、上記電気パラメータとして、それぞれの入力 と出力が電気結合されることによってそれぞれの出力にそれぞれのしき い値電圧に等しい出力電圧を出力するものであることを特徴とする半導 体集積回路装置の識別方法。
 - 23. 請求の範囲第22項において、
- 15 上記複数の論理回路はインバータ回路からなることを特徴とする半導 体集積回路装置の識別方法。
 - 2 4. 請求の範囲第23項において、

上記識別要素は、Nチャンネル型MOSFETとPFャンスをPFをサールを

25. 請求の範囲第20項において、

20

上記複数の論理回路はインバータ回路からなることを特徴とする半導 体集積回路装置の識別方法。

- 26. 請求の範囲第25項において、
- 25 上記識別要素は、Nチャンネル型MOSFETとPチャンネル型MO SFETからなるCMOSインバータ回路からなることを特徴とする半

導体集積回路装置の識別方法。

10

27. 半導体集積回路装置の測定によって、当該半導体集積回路装置に固有の製造情報の照会を可能にする半導体集積回路装置の製造方法であって、

05 上記半導体集積回路装置は、互いに同じ形態を持って互いに同じ製造 過程をもって形成されてなる複数の識別要素を持ってなり、

上記半導体集積回路装置の製造過程の1つの時期での上記半導体集積 回路装置の測定によって、上記複数の識別要素の物理量の相互のバラツ キに対応されてもたらされるところの上記複数の識別要素の相互の物理 量の大小関係を反映する第1情報を形成せしめ、

上記第1情報と、それをもたらした半導体集積回路装置の製造において設定される管理情報を含む第2情報とを、かかる半導体集積回路装置の固有の情報として上記半導体集積回路装置外の情報保持装置に保持せしめてなり、

- 15 これによって、上記の1つの時期と異なる時期での半導体集積回路装置の測定によって得られる上記第1情報と同種の情報である第3情報から、上記情報保持装置内の該第3情報に対応される上記第1情報を照会し、上記第3情報に基づいて照会された第1情報から上記第2情報を照会することが可能にされてなることを特徴とする半導体集積回路装置の製造方法。
 - 28. 第1チップを構成する半導体集積回路装置であって、互いに同じ 形態を持って形成されてなるとともに、互いに同じ製造過程をもって形 成されてなる複数の識別要素を持つ半導体集積回路装置を形成する工程 と、
- 25 上記第1チップを構成する半導体集積回路装置における上記複数の識別要素から固有の識別情報を得る工程と、

複数の上記第1チップを構成する半導体集積回路装置からの複数の固 有の識別情報と、それぞれの個有の識別情報をもたらした半導体集積回 路装置に対する動作修飾情報とを第2チップに書き込む工程と、

上記第1チップと第2チップとを一体的に組み立てる工程を含んでな 05 り、

上記組み立てられた第2チップは、それと一体的に組み立てられた第1チップから得られる固有の識別情報を基に上記動作修飾情報を第1チップに向けて出力するように構成されてなることを特徴とする半導体集積回路装置の製造方法。

10 29. 請求の範囲第28項において、

上記半導体集積回路装置は、上記複数の識別要素の物理量の相互のバラッキによってもたらされる所の上記複数の識別要素の物理量の大小関係を反映する情報を含む情報を上記固有の識別情報として形成するものであることを特徴とする半導体集積回路装置の製造方法。

15 30. 請求の範囲第29項において、

上記複数の識別要素の物理量の大小関係を反映する情報は、それぞれ 1つ1つの識別要素の物理量に対して複数ずつの識別要素の物理量を対 比せしめた対比情報を基礎とするものであることを特徴とする半導体集 積回路装置の製造方法。

20 3 1. 請求の範囲第 2 9 項において、

上記複数の識別要素の物理量の大小関係を反映する情報は、上記複数の識別要素の物理量の大小順列に対応される順位情報であることを特徴とする半導体集積回路装置の製造方法。

- 32. 請求の範囲第28項において、
- 25 上記第1チップは、冗長回路を持つメモリであり、上記第2チップは、上記動作修飾情報として上記第1チップの不良ア

ドレスを記憶するものであることを特徴とする半導体集積回路装置の製造方法。

33. 請求の範囲第28項において、

上記第1チップと第2チップが組立てられた状態で更に試験を行なう 05 工程と、

上記組み立てられた状態での試験で不良が発生した場合に、上記第2 チップを取り外して、上記第1チップを構成する半導体集積回路装置を 別の複数の半導体集積回路装置に纏める工程とを有することを特徴とす る半導体集積回路装置の製造方法。

10 3 4. 請求の範囲第33項において、

上記第1チップと第2チップとは、上記組み立てられた状態での選別 の後に一体的に封止されるものであることを特徴とする半導体集積回路 装置の製造方法。

- 3 5. 請求の範囲第34項において、
- 15 上記第 1 チップと第 2 チップとは、共通の実装基板上に組み立てられるものであることを特徴とする半導体集積回路装置の製造方法。
 - 36. 互いに同じ製造過程をもって同一の形態として形成された複数の 識別要素を有し、

上記複数の識別要素によって決まる固有の識別情報をもつようにされ 20 てなる半導体集積回路装置であって、

上記固有の識別情報は、上記複数の識別要素の特性バラツキに起因する上記複数の識別要素の相互の物理量の大小関係に対応される状態をとるようにされてなることを特徴とする半導体集積回路装置。

- 37. 請求の範囲第36項において、
- 25 上記固有の識別情報は、それぞれ1つ1つの識別要素の物理量と複数 の識別要素を対比せしめた複数の対比情報からなるものであることを特

徴とする半導体集積回路装置。

38. 請求の範囲第37項において、

上記固有の識別情報は、上記複数の識別要素のそれぞれに対応される複数の対比情報からなり、

- 05 上記複数の対比情報のそれぞれは、それぞれ対応される特定の識別要素とそれに対比される複数の複数の識別要素との相互の物理量の大小を対比せしめた複数ビットの情報からなることを特徴とする半導体集積回路装置。
 - 39. 請求の範囲第38項において、
- 10 上記複数の対比情報のそれぞれは、上記特定の識別要素の物理量とそれに対比される複数の識別要素の物理量との直接的対比から得られる情報に対してデータ変換されてなることを特徴とする半導体集積回路装置
 - 40. 請求の範囲第38項において、
- 15 上記複数の対比情報のそれぞれは、ビット数圧縮された情報からなる ことを特徴とする半導体集積回路装置。
 - 41. 請求の範囲第40項において、

上記順位情報は、上記特定の識別要素とそれに対応される複数の識別要素との対比数よりも少ないビット数をもって構成されるものであることを特徴とする半導体集積回路装置。

42. 請求の範囲第37項において、

20

上記順位情報は、上記複数の識別要素のそれぞれに対応される複数の順位情報からなることを特徴とする半導体集積回路装置。

- 43. 請求の範囲第36項において、
- 25 上記固有の識別情報は、上記複数の識別要素の物理量の大きさの順位 を反映する順位情報からなることを特徴とする半導体集積回路装置。

44. 請求の範囲第43項において、

上記順位情報は、上記特定の識別要素とそれに対応される複数の識別 要素との対比数よりも少ないビット数をもって構成されるものであることを特徴とする半導体集積回路装置。

05 45. 請求の範囲第36項において、

上記固有の識別情報は、更に上記製造過程で設定された値を持つ第1 識別情報を含んでなることを特徴とする半導体集積回路装置。

46. 請求の範囲第36項において、

上記識別要素は、それぞれ論理回路からなり、上記物理量の大小関係 10 は複数の論理回路の電気パラメータの大小関係であることを特徴とする 半導体集積回路装置。

47. 請求の範囲第46項において、

上記複数の論理回路はインバータ回路からなることを特徴とする半導 体集積回路装置。

15 48 請求の範囲第46項において、

上記複数の論理回路は、それぞれの入力と出力が電気結合されることによってそれぞれの出力にそれぞれのしきい値電圧に等しい出力電圧を出力するものであることを特徴とする半導体集積回路装置。

- 49. 請求の範囲第48項において、
- 20 上記複数の論理回路はインバータ回路からなることを特徴とする半導体集積回路装置。
 - 50. 請求の範囲第49項において、

上記識別要素は、それぞれ入力端子に入力電圧が与えられることによってそれぞれの出力端子にバラツキに応じた出力電圧を形成するところのNチャンネル型MOSFETとPチャンネル型MOSFETからなるCMOSインバータ回路からなることを特徴とする半導体集積回路装置

o

05

51. 請求の範囲第50項において、

上記CMOSインバータ回路は、その入力端子と出力端子が接続されることによって上記出力電圧を形成するものであることを特徴とする半導体集積回路装置。

52. 請求の範囲第51項において、

電圧比較回路と、

上記複数のCMOSインバータ回路の各々に対して設けられ、それぞれ対応するCMOSインバータ回路の出力電圧を上記電圧比較回路の一 5の入力端子に伝える第1のスイッチと、上記電圧比較回路の他方の入 力端子に伝える第2のスイッチと、

上記電圧比較回路によって、上記複数のCMOSインバータ回路のそれぞれの出力電圧をそれぞれ他の複数のCMOSインバータ回路の出力電圧と比較せしめるように上記複数のCMOSインバータ回路に対応さ

15 れた第1スイッチと第2スイッチを制御せしめる制御回路と、

を更に備えてなることを特徴とする半導体集積回路装置。

53. 請求の範囲第52項において、

上記スイッチは、MOSFETから構成されるスイッチであることを 特徴とする半導体集積回路装置。

20 5 4. 請求の範囲第51項において、

上記複数のCMOSインバータ回路の各々に対応して設けられてなる 第1ないし第3スイッチと、

上記第1ないし第3スイッチを制御する制御回路とを備え、

上記第1スイッチは、対応するCMOSインバータ回路の入力端子と 25 出力端子ととの間に設けられ、

上記第2スイッチは、共通の第1回路ノードと対応するСМОSイン

バータ回路の入力端子との間に設けられ、

上記第3スイッチは、対応するCMOSインバータ回路の出力端子と 共通の第2回路ノードとの間に設けられ、

上記制御回路は、上記複数のCMOSインバータ回路において、2つのCMOSインバータ回路を1つ組として、その一方のCMOSインバータ回路の入力端子と出力端子とを接続してかかる一方のCMOSインバータ回路から出力電圧を出力せしめ、かつかかる一方のCMOSインバータ回路の出力電圧を上記第1の回路ノードを介して他方のCMOSインバータ回路の入力端子に供給せしめ、かかる他方のCMOSインバータ回路から上記第2回路ノードに、かかる他方のCMOSインバータ回路の論理しきい値電圧を参照電圧として上記一方のCMOSインバータ回路の出力電圧の電位を判定した結果である出力信号を与えるように、上記第1ないし第3スイッチを制御するものであることを特徴とする半導体集積回路装置。

15 55. 請求の範囲第54項において、

20

上記スイッチは、MOSFETから構成されるスイッチであることを 特徴とする半導体集積回路装置。

5 6. 請求の範囲第 5 4 項において、

上記CMOSインバータ回路と第1スイッチないし第3スイッチは、 CMOSゲートアレイを構成する素子を用いてなることを特徴とする半 導体集積回路装置。

57. 請求の範囲第56項において、

上記スイッチは、MOSFETから構成されるスイッチであることを 特徴とする半導体集積回路装置。

25 58. 請求の範囲第54項において、

上記複数CMOSインバータ回路は、上記物理量しての電圧判定動作

が行われていないときの動作電圧の印加が制限されるものであることを 特徴とする半導体集積回路装置。

59. 請求の範囲第58項において、

上記スイッチは、MOSFETから構成されるスイッチであることを 05 特徴とする半導体集積回路装置。

60. 第1インバータ回路と、

上記第1インバータ回路の入力端子と出力端子との間に設けられてなる第1スイッチと、

上記第1インバータ回路の出力端子にその入力端子が接続された第2 10 インバータ回路と、

上記第2インバータ回路の出力端子の出力信号を受ける増幅回路とを 含む識別要素を複数個備え、

上記複数個の識別要素の上記第1スイッチがオン状態のときの上記増幅回路の出力信号に基づいて識別番号情報を生成する識別番号回路を内蔵してなることを特徴とする半導体チップ。

61. 請求の範囲第60項において、

15

20

上記インバータ回路は、CMOSインバータ回路からなり、

上記半導体チップは、更に、上記第1スイッチがオフ状態のとき上記第 1インバータ回路の入力端子に印加すべき電圧を形成する電圧形成回路 を持ち、

上記電圧形成回路は、上記第1スイッチがオン状態のときの上記増幅 回路の出力信号のレベルに基づいて、該出力信号の経時変化による反転 を回避するレベルにされた電圧を形成するものであることを特徴とする 半導体チップ。

25 62. 請求の範囲第61項において、

上記半導体チップは、上記第1、第2インバータ回路を介して上記電

圧発生回路の上記電圧を設定する信号径路を含んでなり、

上記電圧発生回路は、上記第1スイッチがオン状態の時の第2インバータ回路の出力信号がその論理しきい値に対してハイレベル側ならそれに対応してロウレベルの出力電圧を形成し、かつ上記第1スイッチがオン状態の時の第2インバータ回路の出力信号がその論理しきい値に対してロウレベル側ならそれに対応してハイレベルを形成するように設定されるラッチ回路を備えてなることを特徴とする半導体チップ。

63. 請求の範囲第62項において、

05

20

上記ラッチ回路は、上記増幅回路の出力径路に設定されてなるもので 10 あることを特徴とする半導体チップ。

6 4. 請求の範囲第60項において、

上記第1インバータ回路と第2インバータ回路は、CMOSインバータ回路からなり、

上記第1インバータ回路と第2インバータ回路との間に第2スイッチ 15 が設けられ、

上記第1インバータ回路、第2インバータ回路及び増幅回路を構成する各CMOSインバータ回路の入力端子のそれぞれには、ハイレベル側の電位を与える第2スイッチが設けられ、

上記第1インバータ回路と第2インバータ回路との間に第3スイッチ が設けられ、

上記識別番号回路が非動作のときには上記所第1スイッチをオフ状態にし、上記第2スイッチをオン状態にし、上記第3スイッチをオフ状態に所定することにより上記第1及び第2インバータ回路の入力端子を上記ハイレベル側の電位にし、

25 識別番号回路が動作のときには上記第1スイッチ及び第3スイッチ定 をオン状態にし、上記第2スイッチをオフ状態にするようにしてなるこ

とを特徴とする半導体チップ。

65. 第1インバータ回路及び第2インバータ回路と、

上記第1インバータ回路及び第2インバータ回路のそれぞれの入力端 子と出力端子との間に設けられた第1スイッチと、

05 上記第1インバータ回路の出力端子と第2インバータ回路の入力端子 との間に設けられた第2スイッチと、

上記第2インバータ回路の出力端子が入力端子に接続されてなる第3 インバータ回路を含んだ増幅回路を含む識別要素を複数個備え、

上記第1インバータ回路の第1スイッチをオン状態にし、第2インバ 10 ータ回路の第1スイッチをオフ状態にし、上記第2スイッチをオン状態 にしたときの上記第3インバータ回路を含む上記増幅回路の出力信号に より第1識別情報を得るようにし、

上記第2インバータ回路の第1スイッチをオン状態にし、上記第2スイッチをオフ状態にしたときの上記第3インバータ回路を含む上記増幅回路の出力信号により第2識別情報を得るようにしてなる識別番号を生成する識別番号回路を内蔵してなることを特徴とする半導体チップ。

66.請求の範囲第65項において、

15

20

25

上記第1インバータ回路、第2インバータ回路は回路列をなし、上記第1インバータ回路及び第2インバータ回路が対応して並ぶ形態をもって複数回路列が設けられ、

上記複数回路列の対応する第1スイッチには、共通のスイッチ制御信号が供給され、 複数回路列の上記第2インバータ回路の出力信号は、複数回路列における所望の回路列を選択する第3スイッチを介して上記 増幅回路をなす上記第3インバータ回路の入力端子に供給されるように されてなることを特徴とする半導体チップ。

67. 請求の範囲第66項において、

上記第1インバータ回路及び第2インバータ回路の入力端子には、入力信号を遮断する第4スイッチと、ハイレベル側の電圧を供給する第5スイッチが設けられ、

上記識別番号回路が非動作のときには、上記第4スイッチをオフ状態 05 にし、上記第5スイッチをオン状態にしてなることを特徴とする半導体 チップ。

68. 第1インバータ回路と、上記第1インバータ回路の入力端子と出力端子とを短絡させる第1スイッチと、上記第1インバータ回路の入力端子に設けられた第2スイッチを含む単位要素の複数個が上記第2スイッチを介して縦列形態にされてなる識別要素列と、

上記識別要素列の最終段に対応された上記第1インバータ回路の出力 端子が入力端子に接続されてなる第2インバータ回路を含んだ増幅回路 と、

クロックを計数するバイナリカウンタと、

10

20

15 上記バイナリカウンタの計数出力を受け、上記識別要素列の各第1インバータ回路の第1スイッチ及び第2スイッチに対応して設けられたデコーダとを含み、

上記バイナリカウンタの計数出力に対応し、上記識別要素を初段回路 から順次オン状態にし、第2スイッチは第1スイッチと相補的にオフ状 態にして上記第3インバータ回路を含む上記増幅回路の出力信号により 上記識別要素列の各第1インバータ回路に対応した複数の識別情報を得 るようにして識別番号を生成する識別番号回路を内蔵してなることを特 徴とする半導体チップ。

6 9. 第1インバータ回路と、上記第1インバータ回路の入力端子と出 25 力端子とを短絡させる第1スイッチと、上記第1インバータ回路の入力 端子に設けられた第2スイッチを含む単位要素の複数個が上記第2スイ

ッチを介して縦列形態にされてなる識別要素列と、

10

15

20

25

上記識別要素列の最終段に対応された上記第1インバータ回路の出力 端子が入力端子に接続されてなる第2インバータ回路を含んだ増幅回路 と、

05 クロックを受け、上記識別要素列の各第1インバータ回路の第1スイッチ及び第2スイッチに対応したシフトビットを有するシフトレジスタとを含み、

上記シフトレジスタのシフト動作に対応し、上記識別要素を初段回路 から順に上記第1スイッチを順次オン状態にし、第2スイッチは第1ス イッチと相補的にオフ状態にして上記第3インバータ回路を含む上記増 幅回路の出力信号により上記識別要素列の各第1インバータ回路に対応 した複数の識別情報を得るようにして識別番号を生成する識別番号回路 を内蔵してなることを特徴とする半導体チップ。

70. 第1インバータ回路と、上記第1インバータ回路の入力端子と出力端子とを短絡させる第1スイッチと、

上記第1インバータ回路の出力端子に入力端子が接続された第2インバータ回路と、 上記第2インバータ回路の出力端子の信号を増幅する 増幅回路とを含む識別要素を複数個備え、

上記複数個の識別要素の上記第1スイッチがオン状態のときの上記増幅回路の出力信号により識別番号を生成する識別番号回路を内蔵してなることを特徴とする半導体集積回路装置。

71. 第1インバータ回路と、上記第1インバータ回路入力端子と出力端子とを短絡させる第1スイッチと、上記第1インバータ回路の入力端子に設けられた第2スイッチを含む単位要素の複数個が上記第2スイッチを介して縦列形態にされてなる識別要素列と、

上記識別要素列の最終段に対応された上記第1インバータ回路の出力

端子が入力端子に接続されてなる第2インバータ回路を含んだ増幅回路 と、

クロックを計数するバイナリカウンタと、

10

15

25

上記バイナリカウンタの計数出力を受け、上記識別要素列の各第1イ 05 ンバータ回路の第1スイッチ及び第2スイッチに対応して設けられたデ コーダとを含み、

上記バイナリカウンタの計数出力に対応し、上記識別要素を初段回路 から順に上記第1スイッチをオン状態にし、第2スイッチは第1スイッ チと相補的にオフ状態にして上記第3インバータ回路を含む上記増幅回 路の出力信号により上記識別要素列の各第1インバータ回路に対応した 複数の識別情報を得るようにして識別番号を生成する識別番号回路を内 蔵してなることを特徴とする半導体集積回路装置。

72. 第1インバータ回路と、上記第1インバータ回路の入力端子と出力端子とを短絡させる第1スイッチと、上記第1インバータ回路の入力端子に設けられた第2スイッチを含む単位要素の複数個が上記第2スイッチを介して縦列形態にされてなる識別要素列と、

上記識別要素列の最終段に対応された上記第1インバータ回路の出力 端子が入力端子に接続されてなる第2インバータ回路を含んだ増幅回路 と、

20 クロックを受け、上記識別要素列の各第1インバータ回路の第1スイッチ及び第2スイッチに対応したシフトビットを有するシフトレジスタとを含み、

上記シフトレジスタのシフト動作に対応し、上記識別要素を初段回路 から順に上記第1スイッチを順次オン状態に、第2スイッチは第1スイ ッチと相補的にオフ状態にして上記第3インバータ回路を含む上記増幅 回路の出力信号により上記識別要素列の各第1インバータ回路に対応し

た複数の識別情報を得るようにしての識別番号を生成する識別番号回路を内蔵してなることを特徴とする半導体集積回路装置。

73. 請求の範囲第72項において、

JTAG企画に適合されたテスト回路を更に備え、

05 上記識別番号回路で生成された識別番号をれ上記JTAG規格に適合 されたインターフェースを介して出力させることを特徴とする半導体集 積回路装置。

74. 請求の範囲第72項において、

15

25

上記単位要素、第1スイッチ及び第2スイッチを含んだ識別番号回路 10 は、ソフトIP技術を用いて回路設計及び回路レイアウトが行われるも のであることを特徴とする半導体集積回路装置。

75. 第1インバータ回路と、上記第1インバータ回路の入力端子と出力端子とを短絡させる第1スイッチと、上記第1インバータ回路の入力端子に設けられた第2スイッチを含む単位要素の複数個が上記第2スイッチを介して縦列形態にされてなる識別要素列と、


上記識別要素列の最終段に対応された上記第1インバータ回路の出力 端子が入力端子に接続されてなる第2インバータ回路を含んだ増幅回路 と、

クロックを受け、上記識別要素列の各第1インバータ回路の第1スイ 20 ッチ及び第2スイッチに対応したシフトビットを有するシフトレジスタ とを含み、


上記シフトレジスタのシフト動作に対応し、上記識別要素を初段回路から順に上記第1スイッチを順次オン状態に、第2スイッチは第1スイッチと相補的にオフ状態にして上記第3インバータ回路を含む上記増幅回路の出力信号により上記識別要素列の各第1インバータ回路に対応した複数の識別情報を得るようにしての識別番号を生成する識別番号回路

がソフト I P技術を用いて回路設計及び回路レイアウトが行われるてなることを特徴とする半導体集積回路装置の製造方法。

第 1 図




第 2 図




1 17 1

第 3 図



第 4 図



VLT1 > VLT2 > VLT3 > VLT4

Y - X

Y1 Y2 Y3 Y4

X1 * = -
X2 - * -
X3 + + * +

X4 + + - *

(B)


VLT2 = VLT1 > VLT4 > VLT3

+ : Y > X - : Y < X * : no match


*: No match =:引き分け

4,27


第 5 図




第 6 図




第 7 図





第 8 図





第 9 図

OUT VLTQy - VLTQx **Y3 Y4 Y4 Y3 b4** b2 **b**3 **X1** Q2-Q1 Q3-Q1 Q4-Q1 b1 b6 **b8 b**5 **b7** Q1-Q2 Q3-Q2 Q4-Q2 b10 611 b12 Q4-Q3 b9 Q1-Q3|Q2-Q3 b16 b13 b14 b15 Q1-Q4 Q2-Q4 Q3-Q4


VLTQy-VLTQx>0 : b="H" VLTQy-VLTQx<0 : b="L"

第 1 0 図






第 1 2 図



第 1 3 図



第 1 4 図






図 1 5





1 6 図




9 . 7 1


第 1 7 図





第 1 8 図







	out		(B)	VLTQy - VLTQx			
	Y3	Y4			Y3	Y4	
X1	b1	b2	3	X1	0	0	
X2	Ь3	b4		X2	1	1	
Х3	b5	þ6		Х3	Ąz	02-01	
X4	b7	b8		X4	Q1-Q2	*	


VLTQy-VLTQx>0: b="H" VLTQy-VLTQx<0: b="L"

第 1 9 図







第 2 0 図



第 21 図




第 22 図




1 5 / 7 1


第 23 図




第 2 4 図



第 2 5 図




第 2 6 図




VLTQ1>VLTQ2>VLTQ3>VLTQ4>VLTQ5>VLTQ6>VLTQ7>VLTQ8> VLTQ9>VLTQ10>VLTQ11>VLTQ12>VLTQ13>VLTQ14>VLTQ15>VLTQ16


第 2 7 図



VLTQ16>VLTQ3>VLTQ12>VLTQ14>VLTQ4>VLTQ9>VLTQ15>VLTQ2> VLTQ5>VLTQ11>VLTQ8>VLTQ10>VLTQ13>VLTQ7>VLTQ6


第 2 8 図





2 0 / 7 1

第 2 9 図



第 3 0 図


6 18 11 12 13 6 8 0 3 ō

第 3 1 図

4.13 0.63


						क्री द्वा	I ~	99	10
素子の順位	16	16	16	Ţ	18		0	5	0
	15	15	15	7	1 5		0	13	0
	14	14	14	10	14		o	4	0
	13	13	13	14	13	-	0	-	0
	12	12	12	12	12		0	0	0
	11	Ë.	Ξ	6	11	対値	_	2	0
	10	早	9	18	9	治の		9	0
	6	8	œ	15	6	費	=	8	0
	8	8	63	4	œ	e E	F	4	0
	7	F	7	හ	7	順位の	jo	I	0
	9	9	8	2	īO		0	1	-
	5	5	ស	7	4		0	2	-
	4	4	4	- 	ဇာ		6	3	-
	3	3	33	8	2	-	0	5	1
	2	7	~	13	-		0	11	1
	Ţ	F	F	t,	9	an and	P	2	5
	素子番号	被識別番号	四番号	識別番号2	四番号		四番吧	額空海市の	別番串

第 3 2 図




严 扫

第 3 3 図




2.5 / 7 1

第 3 4 図




2 6 / 7 1


第 3 5 図




第 3 6 図




第 3 7 図




第 3 8 図



第 3 9 図




第 4 0 図




3 1 / 7 1


第 4 1 図




第 4 2 図




第 4 3 図




第 4 4 図



第 4 5 図




第 4 6 図




3 7 / 7 1


第 4 7 図




第 4 8 図




第 4 9 図




第 5 0 図




第 5 1 図




第 5 2 図




第 5 3 図




第 5 4 図




第 5 5 図




第 5 6 図



第 5 7 図




第 5 8 図




4 6 7 7 1


第 5 9 図




第 6 0 図




第 6 1 図



第 6 2 図




第 6 3 図




第 6 4 図

			不適格	通格	不適格					
			î	Î	1					
最小	9	-	10	က	دع		四种	25	8.0	633
		^	V	^	~		14	Ø	Ó	ന
最大	7	16	f	<u></u>	တ		合配	9	96	28
		3								
	19	13	19	-	4			¢.3	7	-
	5	14	15	2	0			H	12	4
	7	3	1	10	4			111	7	Ţ
	13	Ŧ	13	14	æ			6	10	2
	12	9	12	12	7			9	9	Ţ
	E	7	E	6	-			4	23	19
位	0		ē	8	67		絶対値	6	2	12
素子の順位	6	2	9	15	2		2	7	13	O.
**	63		00	4	15	Šū.	の距離の	3	1	4
Ŧ	-	6	-	8	=		順位の	2	3	2
	8	12	9	5	12			Q.	1	0
	ιΩ	15	5	7	က			101	8	12
	#	₽	4	-	16			8	6	9
	က	2	က	ò	ιn			2	3	0
	2	8	7	13	8		3	9	S.	0
		911		91	6			15	0	7
	素子番号	被識別番号		識別番号2	識別番号3			識別番号1	識別番号2	識別番号3


第 6 5 図




第 6 6 図




第 6 7 図




第 6 8 図




第 6 9 図




第 7 0 図




第 7 1 図




第 72 図




第 7 3 図




第 7 4 図




第 7 5 図



第 7 6 図




第 7 7 図




識別番号の上位ビットを インデックスとしてテーブルを作成

7				
INDEX	識別番号	管理番号	工程1	工租2
101	101111101	1	1.32	1.34
101	101101111	2	1.36	1.39
011	011011001	3	1.42	1.47
011	011001100	4	1.29	1.33


第 7 8 図




第 7 9 図




第 8 0 図




第 8 1 図




第 8 2 図




第 8 3 図




第 8 4 図



第 8 5 図




第 8 6 図



7 0 / 7 1

第 8 7 図



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/07727

		- 0 - 2 / 0 / 1 - 2 /			
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl7 H01L21/02, H01L21/66, H01L27/04, G01R31/28					
According to International Patent Classification (IPC) or to both na	According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L21/02, H01L21/66, H01L21/82, H01L27/04, H04L12/02, G01R31/28, G06F9/06, G11C29/00					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Jitsuyo Shinan Toroku Koho 1996-2001					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category* Citation of document, with indication, where ap		Relevant to claim No.			
A JP 56-050526 A (Mitsubishi Electron 07 May, 1981 (07.05.81), Full text (Family: none)	ctric Corporation),	1-27,29-31, 36-75			
A JP 64-037847 A (NEC Corporation 08 February, 1989 (08.02.89), Full text (Family: none)	a),	1-27,29-31, 36-75			
A JP 05-067683 A (Fujitsu, Limite 19 March, 1993 (19.03.93), Full text (Family: none)	ed),	1-27,29-31, 36-75			
A JP 08-029493 A (Fujitsu, Limite 02 February, 1996 (02.02.96), Full text (Family: none)	ed),	1-27,29-31, 36-75			
A JP 06-291170 A (Matsushita Electron 18 October, 1994 (18.10.94), Full text (Family: none)	etric Ind. Co., Ltd.),	1-27,29-31, 36-75			
Further documents are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents:	"T" later document published after the inter	national filing date or			
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing	priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be				
"E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is	"X" document of particular relevance; the c considered novel or cannot be consider step when the document is taken alone	ed to involve an inventive			
cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is				
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed	combined with one or more other such combination being obvious to a person document member of the same patent fi	skilled in the art			
Date of the actual completion of the international search 04 December, 2001 (04.12.01) Date of mailing of the international search report 18 December, 2001 (18.12.01)					
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer				
Facsimile No.	Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/07727

	tion). DOCUMENTS CONSIDERED TO BE RELEVANT	Г
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
A	US 5617364 A (Fujitsu, Limited), 01 April, 1997 (01.04.97), Full text & JP 08-017197 A Full text	1-27,29-31, 36-75
Y	JP 01-100943 A (NEC Corporation), 19 April, 1989 (19.04.89), page 3, upper right column, line 6 to lower left column, line 20; Fig. 3 (Family: none)	28,32,33-35
Y	US 5983331 A (Matsushita Electric Industrial Co., Ltd.), 09 November, 1999 (09.11.99), columns 9 to 10 & JP 08-147966 A page 2, left column	28,32,33-35
Y	JP 04-369750 A (Sanyo Electric Co., Ltd.), 22 December, 1992 (22.12.92), page 2, left column, lines 2 to 13; Fig. 2 (Family: none)	32, 33-35
Y	JP 08-213464 A (Toshiba Corporation), 20 August, 1996 (20.08.96), Full text (Family: none)	33-35
	·	
*		
	*	

発明の属する分野の分類(国際特許分類(IPC))

Int. C17 H01L21/02, H01L21/66, H01L27/04, G01R31/28

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl H01L21/02, H01L21/66, H01L21/82, H01L27/04, H04L12/02, G01R31/28, G06F9/06, G11C29/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

.1971-2001年

日本国登録実用新案公報 日本国実用新案登録公報

1994-2001年 1996-2001年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

関連する 前求の範囲の番号 1-27, 29-31, 3
1-27 20-31 3
リーなし) 6-75
リーなし) 1-27, 29-31, 3 6-75
1-27, 29-31, 3 6-75

区欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願目前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

04.12.01

国際調査報告の発送日

18.12.01

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 棚田 一也

9361 4 L

電話番号 03-3581-1101 内線 3498

C(続き).	間油オスト図みなみる立計	
引用文献の	関連すると認められる文献	関連する
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
A	JP 08-029493 A (富士通株式会社) 2. 2月. 1996 (02. 02. 96) 全文 (ファミリーなし)	1-27, 29-31, 3 6-75
. A	JP 06-291170 A (松下電器産業株式会社) 18.10月.1994(18.10.94)全文 (ファミリーなし)	1-27, 29-31, 3 6-75
A	US 5617364 A (Fujitsu Limited) 1.4月.1997 (01.04.97),全文 & JP 08-017197 A,全文	1-27, 29-31, 3 6-75
Y	JP 01-100943 A (日本電気株式会社) 19.4月.1989 (19.04.89) 第3頁右上欄第6行~同頁左下欄第20行、第3図 (ファミリーなし)	28, 32, 33–35
Y	US 5983331 A (Matsushita Electric Industrial Co. Ltd.) 9. 11月. 1999 (09. 11. 99) 第9~10欄 &JP 08-147966 A, 第2頁左欄	28, 32, 33–35
Y	JP 04-369750 A (三洋電機株式会社) 22.12月.1992 (22.12.92) 第2頁左欄第2~13行、図2 (ファミリーなし)	32, 33–35
Y	JP 08-213464 A (株式会社東芝) 20.8月.1996 (20.08.96) 全文 (ファミリーなし)	33-35
		*